[發明專利]基于FPGA的快速尋峰方法及系統

有效

• 申請號: 201310566925.8
• 申請日: 2013-11-15
• 公開（公告）號: CN103604449A
• 公開（公告）日: 2014-02-26
• 發明（設計）人: 宋珂;董雷;王丹;印新達
• 申請（專利權）人: 武漢理工光科股份有限公司
• 主分類號: G01D5/353
• 分類號: G01D5/353;G01R29/02
• 代理公司: 湖北武漢永嘉專利代理有限公司 42102
• 代理人: 唐萬榮;許美紅

技術領域

本發明涉及光纖光柵傳感技術領域，尤其涉及一種基于FPGA的快速尋峰方法及系統。

?

背景技術

隨著光纖光柵在各行業的應用越來越普及，光纖光柵解調儀表使用量越來越大，在許多高速應用場合需要高精度、高速、多通道的光纖光柵解調儀表，不僅需要高精度波長解調，更需要高速的解調。

傳統的光纖光柵解調儀表普遍采用CPU作為解調器件，使用C語言實現算法，其優點是實現快、修改方便；但是，CPU屬于順序控制器件，且由于指令響應周期的影響，在高速和多通道解調方面應用存在障礙。

當然，也有使用FPGA解調的，但其采用的方法過于簡單，如使用FPGA配合模擬電路進行預置比較的，這樣的解調算法無法發揮FPGA的優勢和提高光纖光柵儀表的解調精度。

現有的尋峰算法分為兩類：一類以CPU作為處理器實現解調的，其特點是實現簡單，操作方便，但存在嚴重的速度和通道瓶頸；另一類是利用FPGA完成采樣，后續再用CPU進行解調，這樣只是簡單的利用了FPGA高速接口能力，并未對其有充分的利用，在多通道和高速應用場合，該方法依然存在較大的技術瓶頸。

FPGA擁有并行處理的優勢,其巨大的邏輯資源可以實現解調算法的并行處理和流水處理,鑒于這一點，本方法提出一種完全由FPGA實現的數字尋峰算法，其采樣、存儲、峰值尋找和峰值計算全部由FPGA實現，并通過多通道并行處理和流水線算法使得處理速度提供了幾個數量級。?

發明內容

本發明要解決的技術問題在于針對現有技術中光纖光柵解調儀表解調信號效率較低，精度不夠高的缺陷，提供一種多通道高速、高精度解調的基于FPGA的快速尋峰方法及系統。

本發明解決其技術問題所采用的技術方案是：

提供一種基于FPGA的快速尋峰方法，包括以下步驟：

S1、獲取各個光纖光柵通道上的光纖光柵所反射特定波長的光信號，并將其轉換為電信號；

S2、通過FPGA模塊控制高速A/D對電信號進行并行多通道高速A/D采樣，取得多個通道的高速A/D數據并鎖存；

S3、通過FPGA模塊對獲取的多個通道的高速A/D數據進行并行的平滑濾波運算；

S4、通過FPGA模塊對經過平滑濾波后的數據進行峰值初判，當符合預設峰值要求時，獲取該峰值的上升沿起點和下降沿終點之間的所有采樣數據，并記錄峰值通道號以及峰值順序；

S5、通過FPGA模塊對獲取的上升沿起點和下降沿終點之間的所有采樣數據進行加權平均計算，獲得峰值位置的精確值并存儲。

本發明所述的方法中，步驟S4中峰值初判具體包括：

接收一個通道的采樣數據，找到該通道的最大值；

以該最大值為頂點向下延伸預設值，取得基準值，大于該基準值的則記錄為一個峰值；當采樣數據順序上升且高于基準值時，表示峰值的上升沿，順序下降且高于基準值時，表示峰值的下降沿；

獲取峰值上升沿起點和下降沿終點之間的所有采樣數據，并記錄峰值通道號以及峰值順序。

本發明所述的方法中，步驟S4中峰值初判具體包括：

獲取預設個數的連續采樣值，若其幅值連續上升，則判斷其為峰值的上升沿；

橫坐標位置跳躍預設值，再獲取預設個數的連續采樣值，若其幅值連續下降，則判斷其為峰值的下降沿；

判斷該峰值的上升沿和下降沿之間的最大值減去預設值后是否大于所有多通道高速A/D采樣數據的最大值，若是，則獲取該峰值的上升沿起點和下降沿終點之間的所有采樣數據，并記錄峰值通道號以及峰值順序。

本發明所述的方法中，步驟S5具體包括：

讀取同一通道的一組上升沿起點至下降沿終點數據；

設置上升沿起點橫坐標為零，將讀取的縱坐標與對應的橫坐標相乘并累加獲得數據Y；

將讀取的縱坐標累加獲得數據T；

計算Y/T，比值為峰值位置的精確值。

本發明所述的方法中，多通道高速A/D采樣時，各個通道采用統一的時鐘工作，同步采樣。

本發明解決其技術問題所采用的另一技術方案是：

提供一種基于FPGA的快速尋峰系統，包括：

光電轉換模塊，用于獲取各個光纖光柵通道上的光纖光柵所反射特定波長的光信號，并將其轉換為電信號；

并行多通道高速A/D采樣電路，用于對電信號進行并行多通道高速A/D采樣；以及

FPGA器件，該FPGA器件包括：