[發明專利]一種用于提高電壓驅動能力的緩沖器

無效

• 申請號: 201310566690.2
• 申請日: 2013-11-13
• 公開（公告）號: CN103684420A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 楊格蘭;柏娜;夏迎成;朱賈峰
• 申請（專利權）人: 湖南城市學院
• 主分類號: H03K19/0948
• 分類號: H03K19/0948
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 湯志武

技術領域

本發明涉及一種結構簡單的低電壓高穩定性的高速緩沖器，尤其是一種可以提高低電壓低驅動信號的驅動能力緩沖器。它可以有效的提高低電壓信號的驅動能力，并且輸出電壓具有很高的穩定性，是一款性能優秀的低電壓高穩定性的高速緩沖器。

背景技術

隨著集成電路設計技術的發展，在新一代的集成電路設計中,為了達到設計目標，尤其是為了降低功耗和提高速度，設計者常常使用多路電壓（MSV）方法允許使用不同電壓的設計分實體或塊，而隨之引入的低電壓邏輯，為了增強低電壓的驅動能力，需要在低電壓和負載之間增加一級緩沖器。例如，當200mv的低驅動能力的電壓驅動一個較大的負載時，需要首先解決的就是速度問題，這時就需要緩沖器提高電壓的驅動能力；當電壓工作在不同的環境下，輸出電壓的穩定性也必須得到充分的保障，否則很容易導致電路無法正常工作，對于低電壓更是如此。因此，本發明提出了一種結構簡單，驅動能力強，且可以保證輸出的低電壓穩定性的電路。

發明內容

本發明要解決的問題：當電壓驅動能力較低時，需要提高其驅動能力，保證輸出電壓的穩定性，同時盡可能的讓功耗損失最低。

本發明的技術方案為：一種用于提高電壓驅動能力的緩沖器，所述緩沖器設有4個NMOS管：MN1、MN2、MN3和MN4，三個PMOS管：MP1、MP2和MP3，以及一個電阻R；NMOS管MN1的漏極和電源V_dd連接，柵極接外部控制信號V_con，體端接地GND，源極和PMOS管MP1、MP2的源極相連；PMOS管MP1的柵極接外部輸入信號V_i，體端接電源V_dd，漏極和PMOS管MN2的漏極、柵極以及PMOS管MN3的柵極相連；電阻R的兩端設為A端和B端，PMOS管MP2的柵極和NMOS管MN4的源極、電阻R的A端相連，漏極和NMOS管MN3的漏極相連，體端和電源V_dd相連；NMOS管MN2的源極和體端接地GND；NMOS管MN3的源極和體端接地GND；NMOS管MN4的漏極接電源V_dd，體端接地GND；電阻R的B端接地GND；所述緩沖器的輸出端V_out為電阻R的A端。

與現有技術相比，本發明具有以下優點及顯著效果：

（1）在本發明緩沖器中，差分放大器和輸出形成負反饋，使輸出電壓的變化隨環境的變化很小，具有更好的穩定性，具體的數據見表1。

（2）緩沖器中的電流源用NMOS管，即MN1、MN4代替以往的PMOS管，很好的降低了緩沖器的電流，降低了整個模塊的功耗。

（3）本發明輸出用一個電阻R代替現有技術常用的MOS管，使緩沖器的輸入電平能夠維持在200mv左右的低電平，滿足增強低電壓的驅動能力的要求。

附圖說明

圖1為本發明的電路結構圖。

圖2為一個簡單的低驅動能力的低電壓產生模塊。

圖3為不帶反饋的緩沖器。

圖4為采用PMOS管作為電流源的緩沖器。

具體實施方式

參看圖1，本發明的結構簡單的低電壓高穩定性的高速緩沖器由4個NMOS管MN1、MN2、MN3和MN4，三個PMOS管MP1、MP2和MP3，以及一個電阻R構成。

具體連接關系如下，NMOS管MN1的漏極和電源V_dd連接，柵極接外部控制信號V_con，體端接地GND，源極和PMOS管MP1、MP2的源極相連；PMOS管MP1的柵極接外部輸入信號V_i，體端接電源V_dd，漏極和PMOS管MN2的漏極、柵極以及PMOS管MN3的柵極相連；電阻R的兩端設為A端和B端，PMOS管MP2的柵極和NMOS管MN4的源極、電阻R的A端相連，漏極和NMOS管MN3的漏極相連，體端和電源V_dd相連；NMOS管MN2的源極和體端接地GND；NMOS管MN3的源極和體端接地GND；NMOS管MN4的漏極接電源V_dd，體端接地GND；電阻R的B端接地GND；所述緩沖器的輸出端V_out為電阻R的A端。

本發明的噪聲電流補償電路的工作原理如下：