[發(fā)明專(zhuān)利]有源存儲(chǔ)器件聚集、分散和過(guò)濾

在審

• 申請(qǐng)?zhí)枺?/td>: 201310561131.2
• 申請(qǐng)日: 2013-11-12
• 公開(kāi)（公告）號(hào): CN103810125A
• 公開(kāi)（公告）日: 2014-05-21
• 發(fā)明（設(shè)計(jì)）人: B.M.弗萊舍;T.W.福克斯;H.M.雅各布森;J.A.卡倫;J.H.莫雷諾;R.奈爾
• 申請(qǐng)（專(zhuān)利權(quán)）人: 國(guó)際商業(yè)機(jī)器公司
• 主分類(lèi)號(hào): G06F13/28
• 分類(lèi)號(hào): G06F13/28;G06F12/08
• 代理公司: 北京市柳沈律師事務(wù)所 11105
• 代理人: 黃小臨

1.一種用于在有源存儲(chǔ)器件中傳送數(shù)據(jù)的方法，該有源存儲(chǔ)器件包括存儲(chǔ)器和處理元件，該方法包括：

取出并解碼指令，用于由該處理元件執(zhí)行；以及

基于確定該指令是聚集指令，該處理元件進(jìn)行：

確定要從中聚集數(shù)據(jù)元素的所述存儲(chǔ)器中的多個(gè)源地址；

確定所述存儲(chǔ)器中的目的地地址；以及

將一個(gè)或多個(gè)聚集的數(shù)據(jù)元素從所述多個(gè)源地址傳送到所述存儲(chǔ)器中的以所述目的地地址開(kāi)始的連續(xù)位置。

2.如權(quán)利要求1的方法，其中所述指令、所述多個(gè)源地址以及所述目的地地址由與所述處理元件通信的主處理器提供。

3.如權(quán)利要求2的方法，其中以有效地址格式從所述主處理器接收所述多個(gè)源地址和所述目的地地址，并且當(dāng)進(jìn)行向所述存儲(chǔ)器的加載和存儲(chǔ)操作時(shí)，由所述處理元件將其翻譯為真實(shí)地址格式。

4.如權(quán)利要求2的方法，其中確定從中聚集數(shù)據(jù)元素的所述存儲(chǔ)器中的多個(gè)源地址還包括從所述主處理器接收源地址指針，該源地址指針標(biāo)識(shí)包含所述多個(gè)源地址的、所述存儲(chǔ)器中的位置。

5.如權(quán)利要求1的方法，其中所述多個(gè)源地址標(biāo)識(shí)所述存儲(chǔ)器中的不連續(xù)的位置，所述有源存儲(chǔ)器件是三維存儲(chǔ)器立方體，所述存儲(chǔ)器被劃分為三維分塊的區(qū)域作為存儲(chǔ)器區(qū)塊，并且通過(guò)所述有源存儲(chǔ)器件中的一個(gè)或多個(gè)存儲(chǔ)器控制器訪(fǎng)問(wèn)所述存儲(chǔ)器中的不連續(xù)的位置。

6.如權(quán)利要求1的方法，還包括：

基于確定所述指令是分散指令：

確定要從中讀取在連續(xù)位置處的多個(gè)數(shù)據(jù)元素的所述存儲(chǔ)器中的源地址；

確定用于在不連續(xù)的位置處存儲(chǔ)所述數(shù)據(jù)元素的所述存儲(chǔ)器中的一個(gè)或多個(gè)目的地地址；以及

將所述數(shù)據(jù)元素中的一個(gè)或多個(gè)從所述源地址傳送到所述一個(gè)或多個(gè)目的地地址。

7.如權(quán)利要求6的方法，還包括：

標(biāo)識(shí)與所述指令相關(guān)聯(lián)的過(guò)濾標(biāo)準(zhǔn)；以及

應(yīng)用所述過(guò)濾標(biāo)準(zhǔn)以根據(jù)所述過(guò)濾標(biāo)準(zhǔn)限制在源地址和目的地地址之間的傳送。

8.一種有源存儲(chǔ)器件的處理元件，包括：

加載存儲(chǔ)隊(duì)列，配置為與所述有源存儲(chǔ)器件中的存儲(chǔ)器接口；

指令緩沖器，耦接到所述加載存儲(chǔ)隊(duì)列，并且配置為接收指令；以及

解碼器，耦接到所述指令緩沖器，所述解碼器配置為解碼所述指令，并且基于確定所述指令是聚集指令，所述處理元件配置為進(jìn)行：

確定要從中聚集數(shù)據(jù)元素的存儲(chǔ)器中的多個(gè)源地址；

確定存儲(chǔ)器中的目的地地址；以及

將一個(gè)或多個(gè)聚集的數(shù)據(jù)元素從所述多個(gè)源地址傳送到存儲(chǔ)器中的以所述目的地地址開(kāi)始的連續(xù)位置。

9.如權(quán)利要求8的處理元件，其中所述指令、所述多個(gè)源地址以及所述目的地地址由與所述處理元件通信的主處理器提供。

10.如權(quán)利要求9的處理元件，還包括有效-真實(shí)地址翻譯單元，其中以有效地址格式從所述主處理器接收所述多個(gè)源地址和所述目的地地址，并且由所述有效-真實(shí)地址翻譯單元將其翻譯為真實(shí)地址格式。

11.如權(quán)利要求9的處理元件，其中確定從中聚集數(shù)據(jù)元素的存儲(chǔ)器中的多個(gè)源地址還包括從所述主處理器接收源地址指針，該源地址指針標(biāo)識(shí)包含所述多個(gè)源地址的、所述存儲(chǔ)器中的位置。

12.如權(quán)利要求8的處理元件，其中基于確定所述指令是分散指令，所述處理元件還配置為進(jìn)行：

確定要從中讀取在連續(xù)位置處的多個(gè)數(shù)據(jù)元素的所述存儲(chǔ)器中的源地址；

確定用于在不連續(xù)的位置處存儲(chǔ)所述數(shù)據(jù)元素的所述存儲(chǔ)器中的一個(gè)或多個(gè)目的地地址；以及

將所述數(shù)據(jù)元素中的一個(gè)或多個(gè)從所述源地址傳送到所述一個(gè)或多個(gè)目的地地址。

13.如權(quán)利要求12的處理元件，其中所述解碼器還配置為標(biāo)識(shí)與所述指令相關(guān)聯(lián)的過(guò)濾標(biāo)準(zhǔn)，并且所述處理元件還配置為應(yīng)用所述過(guò)濾標(biāo)準(zhǔn)以根據(jù)所述過(guò)濾標(biāo)準(zhǔn)限制在源地址和目的地地址之間的傳送。