[發明專利]半導體器件的測試方法和半導體測試裝置

有效

• 申請號: 201310560306.8
• 申請日: 2013-11-12
• 公開（公告）號: CN103811079B
• 公開（公告）日: 2018-10-02
• 發明（設計）人: 金致浩;夏志良;李成熙;金那羅;金大新
• 申請（專利權）人: 三星電子株式會社
• 主分類號: G11C29/50
• 分類號: G11C29/50
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 李琳

1.一種半導體器件的測試方法，該測試方法包括：

提供半導體器件，該半導體器件具有：包括有源區和隔離區的襯底、包括在有源區上的柵極絕緣層和第一柵極、有源區中的結區、和連接到結區的電容器的易失性器件存儲單元、以及在隔離區上的穿過柵極；

對半導體器件執行芯片電特性揀選(EDS)測試；

向連接到第一字線的第一柵極提供第一測試電壓并且向穿過柵極提供大于第一測試電壓的第二測試電壓，其中，穿過柵極是從有源區間隔開并且延伸的第二字線，第二字線被布置在接近有源區；

直接向襯底提供大于第一測試電壓的第三測試電壓，其中，第三測試電壓的電平與第二測試電壓的電平相同；

測量連接到第一字線的易失性器件存儲單元的保持特性；以及

在測量之后對半導體器件執行封裝處理。

2.如權利要求1所述的測試方法，其中，第一測試電壓是負電壓。

3.如權利要求2所述的測試方法，其中，第二測試電壓是負電壓。

4.如權利要求2所述的測試方法，其中，第一測試電壓的絕對值大于第二測試電壓的絕對值。

5.如權利要求1所述的測試方法，其中，所述測量包括測量易失性器件存儲單元的數據保持時間(tRET)。

6.如權利要求1所述的測試方法，其中，所述測量包括測量易失性器件存儲單元的泄漏電流。

7.如權利要求1所述的測試方法，其中，所述測量對于每個易失性器件存儲單元執行一次。

8.如權利要求1所述的測試方法，還包括：

在提供第一測試電壓和第二測試電壓之前向易失性器件存儲單元寫入數據1。

9.如權利要求1所述的測試方法，其中，所述易失性器件存儲單元是DRAM存儲單元和SRAM存儲單元中的一個。

10.一種半導體器件的測試方法，該測試方法包括：

提供包括多條字線的具有襯底的半導體器件，所述多條字線中的每一條連接到一個或多個易失性器件存儲單元，所述一個或多個易失性器件存儲單元包括第一和第二易失性器件存儲單元；

向所述多條字線當中的第一字線提供第一測試電壓并且向所述多條字線當中的第二字線提供大于第一測試電壓的第二測試電壓，第二字線直接緊鄰第一字線；

直接向襯底提供大于第一測試電壓的第三測試電壓；

測量連接到第一字線的第一易失性器件存儲單元的一個或多個保持特性；以及

在測量之后對半導體器件執行芯片電特性揀選(EDS)測試，

其中第一易失性器件存儲單元包括第一晶體管，

第二易失性器件存儲單元包括第二晶體管并連接至第二字線，

第一字線通過第一晶體管的第一源區連接至第一位線，以及

第二字線通過第二晶體管的第二源區連接至第一位線。

11.如權利要求10所述的測試方法，其中，第一測試電壓是負電壓。

12.如權利要求11所述的測試方法，其中，第二測試電壓是負電壓。

13.如權利要求11所述的測試方法，其中，第一測試電壓的絕對值大于第二測試電壓的絕對值。

14.如權利要求10所述的測試方法，其中，所述測量包括測量易失性器件存儲單元的數據保持時間(tRET)。

15.如權利要求10所述的測試方法，其中，所述測量包括測量易失性器件存儲單元的泄漏電流。