[發明專利]射頻LDMOS器件及工藝方法

在審

• 申請號: 201310559718.X
• 申請日: 2013-11-12
• 公開（公告）號: CN104638001A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 慈朋亮;石晶;胡君;李娟娟;錢文生;劉冬華
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06;H01L21/336
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體領域，特別是指一種射頻LDMOS器件，本發明還涉及所述射頻LDMOS器件的工藝方法。

背景技術

射頻LDMOS（LDMOS：Laterally?Diffused?Metal?Oxide?Semiconductor）器件是半導體集成電路技術與微波電子技術融合而成的新一代集成化的固體微波功率半導體產品，具有線性度好、增益高、耐壓高、輸出功率大、熱穩定性好、效率高、寬帶匹配性能好、易于和MOS工藝集成等優點，并且其價格遠低于砷化鎵器件，是一種非常具有競爭力的功率器件，被廣泛用于GSM、PCS、W-CDMA基站的功率放大器，以及無線廣播與核磁共振等方面。

在射頻LDMOS的設計過程中，要求大的擊穿電壓BV和小的導通電阻Rdson，同時，為獲得良好的射頻性能，要求其輸入電容Cgs和輸出電容Cds也要盡可能小，從而減小寄生電容對器件增益與效率的影響。較高的擊穿電壓有助于保證器件在實際工作時的穩定性，如工作電壓為50V的射頻LDMOS器件，其擊穿電壓需要達到110V以上。而導通電阻Rdson則會直接影響到器件射頻特性，如增益與效率等特性。為了實現較高的擊穿電壓(110V以上)，一般射頻LDMOS管結構如圖1所示，其中1是P型襯底，10是P型外延，11是P型體區，12是N型漂移區，23是源區，21是漏區。圖中最顯著的特征是具有兩層的法拉第環（G-Shield）17，這種兩層的法拉第環結構有利于電場更均勻地分布，但是在制造工藝上，兩層法拉第環結構也對應著兩次的金屬淀積，工藝過程較為復雜。

發明內容

本發明所要解決的技術問題是提供一種射頻LDMOS器件，其具有溝槽型的單層法拉第環。

本發明所要解決的另一技術問題是提供所述射頻LDMOS器件的工藝方法。

為解決上述問題，本發明所述的射頻LDMOS器件，在P型襯底上具有P型外延，所述P型外延中具有P型體區，以及位于P型體區中的重摻雜P型區和所述射頻LDMOS器件的源區；

所述P型外延中還具有輕摻雜漂移區，輕摻雜漂移區中具有所述LDMOS器件的漏區；

所述P型體區與輕摻雜漂移區之間的硅表面具有柵氧及覆蓋在柵氧之上的多晶硅柵極；

在P型體區遠離輕摻雜漂移區的一側具有穿通外延層且其底部位于P型襯底的鎢塞，鎢塞上端連接所述重摻雜P型區；

所述輕摻雜漂移區中刻蝕有兩個不同尺寸的溝槽，且輕摻雜漂移區和多晶硅柵極上覆蓋氧化硅，氧化硅填滿距多晶硅柵極較遠的溝槽，不填滿距多晶硅柵極較近的溝槽，輕摻雜漂移區及部分多晶硅柵極上方的氧化硅上覆蓋金屬形成法拉第環。

進一步地，所述的輕摻雜漂移區中的兩個不同尺寸的溝槽，其中一個距多晶硅柵極較近的溝槽，其距離多晶硅柵極側邊沿0.4～1μm，溝槽開口寬度0.4～1.2μm；另一個溝槽距前述溝槽邊沿0.2～0.8μm，溝槽開口寬度0.4～1.2μm；所述的兩溝槽深度為

一種射頻LDMOS器件的工藝方法，包含如下工藝步驟：

第1步，在P型襯底上形成P型外延，生長柵氧并淀積多晶硅后，光刻及刻蝕形成多晶硅柵極；

第2步，利用光刻定義在輕摻雜漂移區的區域進行刻蝕形成兩個不同尺寸的溝槽；

第3步，利用光刻膠定義出輕摻雜漂移區，進行一次輕摻雜離子注入；

第4步，形成P型體區，并離子注入形成將P型體區引出的重摻雜P型區，以及射頻LDMOS器件的源區及漏區；

第5步，整個器件表面淀積氧化層，所述氧化層不填滿距多晶硅柵極較近的溝槽，離多晶硅柵極較遠的溝槽完全填滿；

第6步，淀積金屬層并刻蝕，形成法拉第環結構；制作鎢塞。

進一步地，所述第2步中，距多晶硅柵極較近的溝槽，其距離多晶硅柵極側邊沿0.4～1μm，溝槽開口寬度0.4～1.2μm；另一個溝槽距前述溝槽邊沿0.2～0.8μm，溝槽開口寬度0.4～1.2μm；所述的兩溝槽深度為

進一步地，所述第3步中，N型漂移區注入雜質為磷或砷，注入能量為50～300KeV，注入劑量為5x10¹¹～4x10¹²cm^-2。