[發明專利]基于單線協議的占空比比較電路及方法

有效

• 申請號: 201310558032.9
• 申請日: 2013-11-11
• 公開（公告）號: CN103633963A
• 公開（公告）日: 2014-03-12
• 發明（設計）人: 俞德軍;劉洋;寧寧;吳霜毅
• 申請（專利權）人: 電子科技大學
• 主分類號: H03K3/017
• 分類號: H03K3/017
• 代理公司: 成都虹橋專利事務所(普通合伙) 51124
• 代理人: 濮云杉

技術領域

本發明涉及占空比的比較電路和方法，具體的講是基于單線協議的占空比比較電路及方法。

背景技術

便攜式智能設備在近年來取得了突飛猛進的發展和普及，這種發展勢頭還在延續。這類便攜式智能設備的人機交換通常通過LCD屏幕顯示來聯系和實現，這類顯示屏的LED背光驅動芯片也要求更加簡單和實用，因此為實現精確的數字調光功能，往往采用功能復用和單線協議來實現，只需要一根信號線就能完成串行通訊。

為了確定輸入脈沖的調光位數據，通常的單線協議采用定義輸入信號為高電平的時間大于或小于維持為低電平的時間，來確定為兩種相反的調光位數據，只要給兩個計數器分別設定一定比例關系的計數時鐘頻率即可實現其定義。例如當占空比小于50%時判定為0數據位，當占空比大于50%時判定為1數據位，這就需要占空比比較電路來實現。常見的占空比比較電路采用某一恒定電流對固定電容在輸入PWM（脈寬調制信號）波形的高和低電平階段分別充電，利用模擬比較器對兩次充電的電壓進行比較來得出占空比比較結果，但這種比較方法對PWM信號的頻率和占空比大小有一定的范圍要求，否則會出現電容充電電壓超出比較器比較范圍而無法比較或比較不準的問題。

因此，需要一種能夠在寬頻率范圍和寬占空比變化范圍條件下均能實現準確和有效比較的占空比比較方法。

發明內容

本發明提供了一種基于單線協議的占空比比較電路及方法，在足夠寬泛的頻率范圍和占空比變化范圍下實現準確、快速的占空比比較。

本發明基于單線協議的占空比比較電路，包括：輸入端連接輸入PWM信號的邊沿檢測電路、加法計數器和減法計數器，其中加法計數器和減法計數器的時鐘輸入端還連接有計數時鐘，邊沿檢測電路將檢測后的信號輸入到所述的加法計數器和減法計數器中，加法計數器和減法計數器的輸出端分別經鎖存器連接進位加法器后輸出脈沖信號。

邊沿檢測電路用于檢測輸入PWM信號的上升沿和下降沿；加法計數器用于在輸入PWM信號為低電平狀態時的計數計時；減法計數器用于在輸入PWM信號為高電平狀態時的計數計時；鎖存器將加法計數器和減法計數器的計數結果進行鎖存，直至一個PWM周期結束時輸出數據；進位加法器接收鎖存器輸出的數據進行相加操作，進位信號即為調光數據位信號。

本發明是利用高頻時鐘來計數計時，對高低電平分別進行采樣計數，再利用進位加法器對原碼和反碼相加操作來實現比較功能。由于計數器不存在傳統電路的模擬比較方式中充電電壓過低或過高而無法比較的情況，因此理論上可以實現任意寬度的頻率范圍的數值比較。

進一步的，所述的加法計數器為正序加法計數器，可根據計數時鐘的頻率和PWM信號的頻率和占空比范圍，設定計數周期，由00…0計數至11…1；所述的減法計數器為逆序減法計數器，也根據計數時鐘的頻率和PWM信號的頻率和占空比范圍設定計數周期，由11…1計數至00…0。

進一步的，加法計數器中包括至少2個加法計數模塊，通常是由多個加法計數模塊構成。

在此基礎上，減法計數器中的減法計數模塊的數量與所述的加法計數模塊的數量相適應。

進一步的，所述的進位加法器中包括至少2個進位加法模塊，信號經所有進位加法模塊后再經一個反向器后輸出。

本發明還提供了一種用于上述電路的占空比比較方法，包括：通過計數時鐘設置加法計數器和減法計數器的計數時鐘頻率，通過邊沿檢測電路對輸入PWM信號的上升沿和下降沿分別進行檢測，并輸出窄脈沖信號，用以控制加法計數器和減法計數器的使能和復位功能，再通過鎖存器對數據進行鎖存，在一個PWM周期結束時輸出數據至進位加法器對所述數據進行相加操作后輸出。

進一步的，根據設置的加法計數器和減法計數器的計數時鐘頻率之間的比例關系，對調光數據位進行相應的設置。例如，當PWM信號占空比大于50%時設定對應調光數據位為1，當PWM信號占空比小于50%時設定對應調光數據位為0。若改變加法計數器和減法計數器的計數時鐘為某一設定的比例關系，則可改變上述定義。比如，若減法計數器的計數時鐘頻率為加法計數器時鐘頻率的2倍，即可定義新的調光數據位：當PWM信號0狀態維持時間為1狀態維持時間的2倍以上時，可設定對應調光數據位為0，否則定義為1。