[發(fā)明專(zhuān)利]一種穿硅通孔（TSV）結(jié)構(gòu)及其制造方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310557215.9
• 申請(qǐng)日: 2013-11-11
• 公開(kāi)（公告）號(hào): CN103560124A
• 公開(kāi)（公告）日: 2014-02-05
• 發(fā)明（設(shè)計(jì)）人: 王磊;李恒甫
• 申請(qǐng)（專(zhuān)利權(quán)）人: 華進(jìn)半導(dǎo)體封裝先導(dǎo)技術(shù)研發(fā)中心有限公司
• 主分類(lèi)號(hào): H01L23/522
• 分類(lèi)號(hào): H01L23/522;H01L21/768
• 代理公司: 上海海頌知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31258
• 代理人: 任益

技術(shù)領(lǐng)域

本發(fā)明涉及微電子行業(yè)基板封裝技術(shù)領(lǐng)域，具體涉及一種穿硅通孔（TSV）結(jié)構(gòu)及其制造方法。

背景技術(shù)

隨著集成電路工藝的發(fā)展,除了對(duì)器件本身提出的高速、低功耗、高可靠性的性能要求之外,互連技術(shù)的發(fā)展也在越來(lái)越大的程度上影響了器件的總體性能,減少RC延遲時(shí)間(其中R是互連金屬的電阻,C是和介質(zhì)相關(guān)的電容),達(dá)到和器件延遲相當(dāng)?shù)乃绞且粋€(gè)很大的挑戰(zhàn)。而硅通孔(TSV)技術(shù)則可有效的降低RC延時(shí)。TSV技術(shù)是先進(jìn)的三維系統(tǒng)級(jí)封裝(3D?SIP)集成技術(shù)乃至三維集成電路(3D?IC)集成技術(shù)的核心.TSV絕緣完整性是決定其電性能和長(zhǎng)期可靠性的關(guān)鍵因素。

銅在硅或介質(zhì)中都有較高的擴(kuò)散速率，例如在300℃到700℃溫度區(qū)間，銅在Si中擴(kuò)散速率為4.7*10-3exp（-0.43kT）cm2/s，?一旦銅原子進(jìn)入硅器件，便會(huì)成為深能級(jí)受主雜質(zhì)，從而產(chǎn)生復(fù)合中心使載流子壽命降低，最終導(dǎo)致器件性能退化甚至失效。另外銅和介質(zhì)的粘附性能較弱，也較易受到腐蝕。

在TSV制作工藝中,?絕緣膜（如SiO2）的存在可以防止后形成的導(dǎo)電材料(如銅)擴(kuò)散入襯底,防止互連材料銅和硅基底之間形成導(dǎo)電通道；由于Cu很容易擴(kuò)散到介質(zhì)中從而使介質(zhì)的介電性能?chē)?yán)重退化，為了避免銅互聯(lián)電路中的合金化，阻止填充金屬（比如銅）向絕緣層擴(kuò)散，在Cu和Si之間必須加入一擴(kuò)散阻擋層從而提高芯片的電學(xué)可靠性和穩(wěn)定性。擴(kuò)散阻擋層應(yīng)該具備以下基本性能：

1）優(yōu)良的穩(wěn)定性和阻擋銅擴(kuò)散的特性；

2）較低電阻率。因?yàn)閿U(kuò)散阻擋層包圍在每層的銅導(dǎo)線周?chē)瑪U(kuò)散阻擋層的電阻也為互連線電阻的一部分。電阻率低可以使得整個(gè)互連線的電阻更小；

3）超薄且無(wú)針孔裂縫，和上面的原因相同，薄的擴(kuò)散阻擋層可以使電阻率更低的銅占據(jù)更多的空間從而總的互連電阻更低；

4）整個(gè)工藝的沉積溫度小于400℃；

5）和低k介質(zhì)、銅、刻蝕停止層等都有較好的粘附性，但不能與其發(fā)生任何化學(xué)反應(yīng)。

大多數(shù)情況下絕緣膜采用SiO2層，SiO2的形成一般采用PECVD技術(shù)。擴(kuò)散阻擋層一般選擇Ti、Ta及他們的氮化物等材料，主流的制作方法是采用濺射的方式，目前主要采用物理氣相沉積（PVD）等方式。

當(dāng)TSV采用單一絕緣層時(shí)，在后續(xù)背面露頭工藝過(guò)程中，由于刻蝕深度要求以及刻蝕速率的要求，往往刻蝕溶液會(huì)采用氫氟酸+硝酸體系，但是該溶液體系也會(huì)刻蝕二氧化硅絕緣層，而且硅和二氧化硅的刻蝕選擇比較小，一旦二氧化硅絕緣層刻蝕完后，Ti或TiN等擴(kuò)散阻擋層就會(huì)暴露在刻蝕溶液中，該刻蝕液對(duì)Ti的刻蝕速率更高，造成的結(jié)果要么是1）對(duì)填充金屬造成刻蝕（單層擴(kuò)散層結(jié)構(gòu)中，Ti擴(kuò)散阻擋層刻蝕完后，刻蝕液立即會(huì)與填充金屬發(fā)生反應(yīng)）；2）擴(kuò)散阻擋層發(fā)生嚴(yán)重根切現(xiàn)象；3）工藝流程的復(fù)雜及成本的提高（因?yàn)樯鲜鼋Y(jié)果會(huì)考慮使用其他刻蝕液或干法刻蝕，其他的濕法刻蝕液的刻蝕速率較慢，而干法刻蝕對(duì)于較大深度的刻蝕成本較高）。

當(dāng)擴(kuò)散阻擋層采用如Ti或Ti/TiN結(jié)構(gòu)時(shí)，在TSV制作過(guò)程中，單一阻擋層與硅和Cu導(dǎo)電層粘附力不是同樣的好，因而采用雙層結(jié)構(gòu)，但是雙層結(jié)構(gòu)也存在一個(gè)問(wèn)題，那就是TiN薄膜應(yīng)力較大，Ti/TiN結(jié)構(gòu)可能會(huì)造成更大的應(yīng)力，同時(shí)該雙層結(jié)構(gòu)的電阻也較大，使得可靠性及電性能降低。

發(fā)明內(nèi)容

針對(duì)上述問(wèn)題，本發(fā)明提供了一種穿硅通孔（TSV）結(jié)構(gòu)及其制造方法，在保證TSV可靠性和絕緣完整性的同時(shí)，簡(jiǎn)化了工藝流程，降低了制造成本。

其技術(shù)方案是這樣的：一種穿硅通孔（TSV）結(jié)構(gòu)，其包括TSV孔，所述TSV孔設(shè)置在硅襯底上，其特征在于：所述TSV孔內(nèi)依次設(shè)置有多層絕緣層、擴(kuò)散阻擋層、種子層和導(dǎo)電金屬層。

其進(jìn)一步特征在于：所述擴(kuò)散阻擋層包括多層擴(kuò)散阻擋層。

一種穿硅通孔（TSV）結(jié)構(gòu)的制造方法，其特征在于：其包括以下步驟：

（1）、在硅襯底上刻蝕TSV孔；

（2）、在TSV孔內(nèi)沉積多層絕緣層；

（3）、在絕緣層上沉積擴(kuò)散阻擋層；

（4）、在擴(kuò)散阻擋層上沉積種子層；

（5）、在種子層上填充導(dǎo)電金屬；

其進(jìn)一步特征在于，

在硅襯底上刻蝕TSV孔底部體硅，露出TSV孔頭部；

步驟（1）中，采用干法刻蝕TSV孔；

步驟（2）中，沉積兩層絕緣層，第一層絕緣層沉積TEOS，第二層絕緣層沉積Si3N4；