[發明專利]將CPU/GPU/邏輯芯片嵌入堆疊式封裝結構的襯底的方法

無效

• 申請號: 201310556944.2
• 申請日: 2013-11-11
• 公開（公告）號: CN103811356A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 翟軍;亞伊普拉卡什·基帕爾卡蒂;尚塔努·卡爾丘里
• 申請（專利權）人: 輝達公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/56
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 謝栒;董巍

技術領域

本發明的實施例總地涉及集成電路芯片封裝，并且更具體地，涉及具有高功率芯片和低功率芯片的堆疊式封裝（POP）封裝系統。

背景技術

隨著電子工業的發展，存在對于具有經改進的性能的較小電子設備的漸增的需求。為了達到電子部件的較小占用面積（footprint）和較高集成密度，已經開發所謂的“堆疊式封裝（POP）”技術。POP是用來利用在其之間路由信號的接口來將多個基于引線框的半導體封裝垂直疊加在彼此上的三維封裝技術。

最小化封裝的厚度已是POP技術的成功實現方案的挑戰，因為在包含在封裝中的芯片和其他器件的熱管理和器件的性能之間一般存在權衡。特別地，通過將IC封裝的存儲器芯片、無源器件和其他低功率部件盡可能地靠近IC封裝中的中央處理單元（CPU）和其他高功率器件來放置，加速了在IC封裝中的器件之間的通信并且降低了封裝寄生。然而，已知由較高功率芯片所生成的熱不利地影響定位在附近的存儲器芯片和其它器件。因此，當并入單個IC封裝時將存儲器芯片和無源器件直接疊加在CPU或其它高功率芯片上或在CPU或其它高功率芯片下面不具有熱可行性，因為這類配置必然限制高功率芯片的功率或者影響存儲器芯片的性能。

如前述所示，本領域存在對于具有較大集成電路密度以及封裝大小方面的相對應的降低的封裝系統的需要。存在對于防止芯片之間的傳熱的垂直疊加中的高功率芯片和低功率芯片安排的進一步的需要。

發明內容

本發明的實施例闡述了其中一個或多個低功率芯片可以鄰近高功率芯片進行定位而不遭受過度加熱的影響的IC系統。在一個實施例中，IC系統包括嵌入第一封裝襯底的高功率芯片，以及布置在定位在第一封裝襯底上方的第二封裝襯底上的低功率芯片以形成疊加。因為第一封裝襯底的部分使所嵌入的高功率芯片與低功率芯片熱絕緣，所以低功率芯片可以鄰近高功率芯片進行定位而不被過度加熱。在某些實施例中，毗鄰高功率芯片的側面定位薄的熱分布層以將高功率芯片的熱量散布到第一封裝襯底中。在經模塑（molded）的POP封裝系統中，第一封裝襯底中的熱量通過焊料球傳送到用作IC系統的散熱器的底層印刷電路板（PCB）。

本發明的一個優勢在于，在同一IC系統中存儲器芯片或其他低功率芯片可以緊密鄰近嵌入封裝襯底中的高功率芯片進行定位而不被高功率芯片過度加熱。這類緊密鄰近有利地降低了封裝系統的總厚度，因此實現了較薄并且較輕電子設備。通過使熱分布層毗鄰高功率芯片布置，由高功率芯片所生成的熱量可以有效地耗散到印刷電路板（PCB）中，這進一步防止從高功率芯片到低功率芯片的傳熱。因此，延長了低功率芯片的壽命。

附圖說明

因此，可以詳細地理解本發明的上述特征，并且可以參考實施例得到對如上面所簡要概括的本發明更具體的描述，其中一些實施例在附圖中示出。然而，應當注意的是，附圖僅示出了本發明的典型實施例，因此不應被認為是對其范圍的限制，本發明可以具有其他等效的實施例。

圖1是根據本發明的一個實施例的、集成電路（IC）系統的示意性剖視圖。

圖2是根據本發明的另一個實施例的、具有毗鄰高功率芯片布置以增加來自高功率芯片的熱傳遞（thermal?transmittance）的熱分布機構的IC系統的示意性剖視圖。

圖3是根據本發明的又一個實施例的、具有毗鄰高功率芯片布置以增加來自高功率芯片的熱傳遞的熱分布機構的IC系統的示意性剖視圖。

為了清晰起見，同樣的參考數字在適用的地方已經用來指明各圖之間公共的同樣的元件。應預期到的是，一個實施例的特征可以包含在其它實施例中而無需進一步陳述。

具體實施方式

圖1是根據本發明的一個實施例的、集成電路（IC）系統100的示意性剖視圖。IC系統100總地包括多個IC芯片和/或其它分立的微電子部件，并且配置為將所述芯片和部件電地和機械地連接到印刷電路板190。IC系統可以是垂直組合，即一個或多個高功率芯片101和一個或多個低功率芯片102、105的疊加配置，其中一個或多個低功率芯片102、105與一個或多個高功率芯片101熱絕緣。因此，源自高功率芯片101的熱量不顯著影響低功率芯片102、105。