[發明專利]高分辨率相位檢測器

無效

• 申請號: 201310556324.9
• 申請日: 2013-11-11
• 公開（公告）號: CN103812474A
• 公開（公告）日: 2014-05-21
• 發明（設計）人: 威廉·J·達利;斯蒂芬·G·特爾
• 申請（專利權）人: 輝達公司
• 主分類號: H03K3/356
• 分類號: H03K3/356;H03L7/085
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 謝栒;董巍

1.一種方法，包括：

生成第一時鐘信號的經延遲版本的集合；

使用所述第一時鐘信號的經延遲版本的集合將第二時鐘信號采樣，以在與所述第一時鐘信號相對應的域中產生第二時鐘采樣的序列；以及

在所述第二時鐘采樣的序列內定位至少一個邊沿指示。

2.根據權利要求1所述的方法，其中所述第一時鐘信號的經延遲版本的集合使用開路延遲環路來生成。

3.根據權利要求2所述的方法，進一步包括：

使用所述第一時鐘信號的經延遲版本的集合將所述第一時鐘信號采樣，以在所述與所述第一時鐘信號相對應的域中產生第一時鐘采樣的序列；以及

在所述第一時鐘采樣的序列內定位第一邊沿指示。

4.根據權利要求3所述的方法，進一步包括基于所述第一時鐘采樣的序列內的所述第一邊沿指示計算所述第一時鐘信號的周期。

5.根據權利要求1所述的方法，進一步包括處理所述至少一個邊沿指示以計算表示所述第二時鐘信號相對于所述第一時鐘信號的相位的相位值。

6.根據權利要求5所述的方法，其中所述至少一個邊沿指示包括是最新的邊沿的第一邊沿，并且所述至少一個邊沿指示的所述處理包括將下一相位值設定到所述第一邊沿的定位。

7.根據權利要求5所述的方法，進一步包括：

生成所述第一時鐘信號的經延遲版本的第二集合；

使用所述第一時鐘信號的經延遲版本的第二集合將所述第二時鐘信號采樣，以在所述與所述第一時鐘信號相對應的域中產生第二時鐘采樣的第二序列；以及

將下一相位值計算為所述相位值加上第二集合中的所述第一時鐘信號的數個經延遲版本。

8.根據權利要求1所述的方法，進一步包括處理所述至少一個邊沿指示以計算表示所述第二時鐘信號和所述第一時鐘信號之間的相對周期的周期值。

9.根據權利要求8所述的方法，其中所述至少一個邊沿指示包括第一邊沿和第二邊沿，其中所述第一邊沿比所述第二邊沿更新，并且所述至少一個邊沿指示以計算所述周期值的所述處理包括將下一周期值設定為所述第二邊沿的定位。

10.根據權利要求8所述的方法，其中所述至少一個邊沿指示包括僅第一邊沿，并且進一步包括：

處理所述至少一個邊沿指示以計算表示所述第二時鐘信號相對于所述第一時鐘信號的相位的相位值；以及

將下一周期值計算為所述相位值加上所述集合中的所述第一時鐘信號的數個經延遲版本與所述第一邊沿的定位之間的差。

11.根據權利要求1所述的方法，其中所述第一時鐘信號的經延遲版本的集合使用閉合延遲環路來生成。

12.根據權利要求1所述的方法，進一步包括處理第一邊沿指示和第二邊沿指示以計算表示所述第二時鐘信號和所述第一時鐘信號之間的相對周期的周期值。

13.根據權利要求1所述的方法，其中所述第一時鐘信號的頻率隨時間變化。

14.根據權利要求1所述的方法，其中所述第一時鐘信號的所述頻率響應于供電電壓的變化而變化。

15.根據權利要求1所述的方法，其中所述第二時鐘信號的頻率隨時間變化。

16.一種集成電路，包括：

第一電路，其運行在與第一時鐘信號相對應的第一時鐘域中；

第二電路，其運行在與第二時鐘信號相對應的第二時鐘域中；

相位檢測器，其配置為：

生成所述第一時鐘信號的經延遲版本的集合；

使用所述第一時鐘信號的經延遲版本的集合將所述第二時鐘信號采樣，以在與所述第一時鐘信號相對應的域中產生第二時鐘采樣的序列；以及

在所述第二時鐘采樣的序列內定位至少一個邊沿指示。

17.根據權利要求16所述的集成電路，其中所述相位檢測器包括配置為生成所述第一時鐘信號的經延遲版本的集合的開路延遲環路。

18.根據權利要求16所述的集成電路，其中所述相位檢測器進一步配置為進一步處理所述至少一個邊沿指示以計算表示所述第二時鐘信號相對于所述第一時鐘信號的相位的相位值。