[發(fā)明專利]SRAM存儲(chǔ)單元陣列、SRAM存儲(chǔ)器及其控制方法

在審

• 申請(qǐng)?zhí)枺?/td>: 201310552340.0
• 申請(qǐng)日: 2013-11-07
• 公開(kāi)（公告）號(hào): CN104637532A
• 公開(kāi)（公告）日: 2015-05-20
• 發(fā)明（設(shè)計(jì)）人: 陳金明
• 申請(qǐng)（專利權(quán)）人: 中芯國(guó)際集成電路制造（上海）有限公司
• 主分類號(hào): G11C11/419
• 分類號(hào): G11C11/419
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;付偉佳

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種SRAM存儲(chǔ)單元陣列、具有該SRAM存儲(chǔ)單元陣列的SRAM存儲(chǔ)器及該SRAM存儲(chǔ)器的控制方法。?

背景技術(shù)

隨著數(shù)字集成電路的不斷發(fā)展，片上集成的存儲(chǔ)器已經(jīng)成為數(shù)字系統(tǒng)中重要的組成部分。SRAM（Static?Random?Access?Memory，靜態(tài)隨機(jī)存取存儲(chǔ)器）以其低功耗、高速的優(yōu)點(diǎn)成為片上存儲(chǔ)器中不可或缺的重要組成部分。SRAM只要為其供電即可保存數(shù)據(jù)，無(wú)需不斷對(duì)其進(jìn)行刷新。?

SRAM整體結(jié)構(gòu)可以劃分為存儲(chǔ)單元陣列和外圍電路兩部分。在SRAM中，存儲(chǔ)單元是最基本、最重要的組成部分。陣列內(nèi)包含的存儲(chǔ)單元的數(shù)量和存儲(chǔ)單元的穩(wěn)定性是影響SRAM性能的兩個(gè)重要因素。存儲(chǔ)單元的數(shù)量越多，存儲(chǔ)能力越高，SRAM芯片的尺寸越大。?

但是SRAM芯片的尺寸增大與消費(fèi)者對(duì)于便攜的要求相違背。目前SRAM的主流單元為6T，如圖1所示。該6TSRAM單元100包括兩個(gè)相同且交叉耦合的反相器110、120。位線（BL）對(duì)130、140通過(guò)兩個(gè)傳輸晶體管（PG）150、160連接至存儲(chǔ)節(jié)點(diǎn)Q1、Q2。在6T?SRAM中，數(shù)據(jù)存儲(chǔ)節(jié)點(diǎn)Q1、Q2通過(guò)傳輸晶體管150和160直接連接到位線對(duì)上。在讀的過(guò)程中，由于傳輸晶體管與下拉晶體管之間的分壓作用會(huì)使存儲(chǔ)節(jié)點(diǎn)的數(shù)據(jù)受到干擾，此外，存儲(chǔ)節(jié)點(diǎn)的數(shù)據(jù)也很容易受到外部噪聲的影響從而可能導(dǎo)致邏輯錯(cuò)誤，影響存儲(chǔ)單元的穩(wěn)定性。?

現(xiàn)有的8T?SRAM存儲(chǔ)單元200（如圖2所示）包括兩個(gè)相同且交叉耦合的反相器210、220。位線（BL）對(duì)230、240通過(guò)兩個(gè)傳輸晶體管（PG）250、260連接至存儲(chǔ)節(jié)點(diǎn)Q3、讀位線（RBL）270通過(guò)讀傳輸晶體管（RPG）280和讀晶體管（RPD）290連接至存儲(chǔ)節(jié)點(diǎn)Q4。8T結(jié)構(gòu)的SRAM存儲(chǔ)單元200盡管提高了穩(wěn)定性，但晶體管的數(shù)量增加，存儲(chǔ)單元陣列的尺寸也相應(yīng)增加，不利于集成電路集成度的提高和芯片尺寸的小型化。?

因此，有必要提出一種SRAM存儲(chǔ)單元陣列、具有該SRAM存儲(chǔ)單元陣列的SRAM存儲(chǔ)器及該SRAM存儲(chǔ)器的控制方法，以解決現(xiàn)有技術(shù)中存在的問(wèn)題。?

發(fā)明內(nèi)容

根據(jù)本發(fā)明的一個(gè)方面，提供一種SRAM存儲(chǔ)單元陣列。該SRAM存儲(chǔ)單元陣列包括多個(gè)沿行方向排列的字線對(duì)，所述字線對(duì)包括寫(xiě)字線和讀字線；沿列方向排列的位線對(duì)，所述位線對(duì)包括第一位線和第二位線；位于所述字線對(duì)和位線對(duì)之間的多個(gè)存儲(chǔ)單元，每個(gè)所述存儲(chǔ)單元分別連接至對(duì)應(yīng)的所述字線對(duì)和所述位線對(duì)，所述存儲(chǔ)單元包括第一讀出端和第二讀出端；第一讀晶體管和第二讀晶體管；以及第一讀位線和第二讀位線，所述第一讀位線和所述第二讀位線分別通過(guò)所述第一讀晶體管和所述第二讀晶體管連接至多個(gè)所述存儲(chǔ)單元的所述第一讀出端和第二讀出端。?

優(yōu)選地，所述SRAM存儲(chǔ)單元陣列還包括第一互連線和第二互連線，其中，所述第一讀出端連接至所述第一互連線，以通過(guò)所述第一互連線連接至所述第一讀晶體管；且所述第二讀出端連接至所述第二互連線，以通過(guò)所述第二互連線連接至所述第二讀晶體管。?

優(yōu)選地，所述第一讀晶體管和所述第二讀晶體管的柵極分別連接至所述存儲(chǔ)單元的所述第一讀出端和所述第二讀出端；所述第一讀晶體管和所述第二讀晶體管的漏極分別連接至所述第一讀位線和所述第二讀位線；所述第一讀晶體管和所述第二讀晶體管的源極接地。?

優(yōu)選地，所述第一讀晶體管、所述第二讀晶體管為NMOS晶體管。?

優(yōu)選地，所述存儲(chǔ)單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器連接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，其中所述第一反相器的輸入端與所述第二反相器的輸出端連接至所述第一節(jié)點(diǎn)，所述第一反相器的輸出端與所述第二反相器的輸入端連接至所述第二節(jié)點(diǎn)；第一寫(xiě)傳輸晶體管和第二寫(xiě)傳輸晶體管，所述第一寫(xiě)傳輸晶體管和所述第二寫(xiě)傳輸晶體管的源極分別與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)連接，漏極分別與所述第一位線和所述第二位線連接，柵極分別與對(duì)應(yīng)的寫(xiě)字線連接；以及第一讀傳輸晶體管和第二讀傳輸晶體管，所述第一讀傳輸晶體管和所述第二讀傳輸晶體管的源極分別與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)連接，漏極分別與所述第一讀晶體管和所述第二讀晶體管連接，柵極分別與對(duì)應(yīng)的讀字線連接?