[發明專利]SRAM存儲單元陣列、SRAM存儲器及其控制方法

在審

• 申請號: 201310548823.3
• 申請日: 2013-11-07
• 公開（公告）號: CN104637527A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 陳金明
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 董巍;付偉佳

技術領域

本發明涉及集成電路技術領域，具體地，涉及一種SRAM存儲單元陣列、具有該SRAM存儲單元陣列的SRAM存儲器及該SRAM存儲器的控制方法。

背景技術

隨著數字集成電路的不斷發展，片上集成的存儲器已經成為數字系統中重要的組成部分。SRAM（Static?Random?Access?Memory，靜態隨機存取存儲器）以其低功耗、高速的優點成為片上存儲器中不可或缺的重要組成部分。SRAM只要為其供電即可保存數據，無需不斷對其進行刷新。

SRAM整體結構可以劃分為存儲單元陣列和外圍電路兩部分。在SRAM中，存儲單元是最基本、最重要的組成部分。陣列內包含的存儲單元的數量和存儲單元的穩定性是影響SRAM性能的兩個重要因素。存儲單元的數量越多，存儲能力越高，SRAM芯片的尺寸越大。

但是SRAM芯片的尺寸增大與消費者對于便攜的要求相違背。目前提出一種6T結構SRAM，以減少每個存儲單元中的晶體管的數量。但是在6T結構SRAM中，數據存儲節點通過傳輸晶體管直接連接到位線上，在讀的過程中，由于傳輸晶體管與下拉晶體管之間的分壓作用會使存儲節點的數據受到干擾，此外，存儲節點的數據也很容易受到外部噪聲的影響從而可能導致邏輯錯誤，影響存儲單元的穩定性。而8T結構的雙端SRAM存儲單元盡管提高了存儲單元的穩定性，但與6T結構的SRAM存儲單元相比，其晶體管的數量增加，存儲單元陣列的尺寸也相應增加，不利于集成電路集成度的提高和芯片尺寸的小型化。

因此，有必要提出一種SRAM存儲單元陣列、具有該SRAM存儲單元陣列的SRAM存儲器及該SRAM存儲器的控制方法，以解決現有技術中存在的問題。

發明內容

根據本發明的一個方面，提供一種SRAM存儲單元陣列。所述SRAM存儲單元陣列包括：多條沿行方向排列的字線、沿列方向排列的位線對以及多個位于所述字線和所述位線對之間的存儲單元，所述位線對包括第一位線和第二位線；第一讀晶體管和第二讀晶體管；以及第一讀位線和第二讀位線，所述第一讀位線和所述第二讀位線分別通過所述第一讀晶體管和所述第二讀晶體管連接至所述第一位線和所述第二位線。

優選地，所述第一讀晶體管和所述第二讀晶體管的柵極分別連接至所述第一位線和所述第二位線；所述第一讀晶體管和所述第二讀晶體管的漏極分別連接至所述第一讀位線和所述第二讀位線；所述第一讀晶體管和所述第二讀晶體管的源極接地。

優選地，所述第一讀晶體管和所述第二讀晶體管為NMOS晶體管。

優選地，所述存儲單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器連接在第一節點與第二節點之間，其中所述第一反相器的輸入端與所述第二反相器的輸出端連接至所述第一節點，所述第一反相器的輸出端與所述第二反相器的輸入端連接至所述第二節點；以及第一傳輸晶體管和第二傳輸晶體管，所述第一傳輸晶體管和所述第二傳輸晶體管的源極分別與所述第一節點和所述第二節點連接，漏極分別與所述位線對連接，柵極分別與所述多個字線中的對應者連接。

優選地，所述第一反相器包括第一上拉PMOS晶體管和第一下拉NMOS晶體管，所述第二反相器包括第二上拉PMOS晶體管和第二下拉NMOS晶體管，其中所述第一上拉PMOS晶體管和所述第二上拉PMOS晶體管的源極與供電電壓連接，且所述第一下拉NMOS晶體管和所述第二下拉NMOS晶體管的源極接地；所述第一上拉PMOS晶體管和所述第一下拉NMOS晶體管的漏極連接至所述第一節點，所述第二上拉PMOS晶體管和所述第二下拉NMOS晶體管的漏極連接至所述第二節點；所述第一上拉PMOS晶體管和所述第一下拉NMOS晶體管的柵極連接至所述第二節點，且所述第二上拉PMOS晶體管和所述第二下拉NMOS晶體管的柵極連接至所述第一節點。

優選地，所述第一傳輸晶體管和所述第二傳輸晶體管為NMOS晶體管。

根據本發明的另一個方面，還提供一種SRAM存儲器。所述SRAM存儲器包括上述的SRAM存儲單元陣列。