[發(fā)明專利]一種CPU與外擴邏輯門電路進行通訊的方法及采集裝置

有效

• 申請?zhí)枺?/td>: 201310547241.3
• 申請日: 2013-11-06
• 公開（公告）號: CN103631179A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設計）人: 谷興華;張新強;周玲玲;陳海彬
• 申請（專利權）人: 天津瑞能電氣有限公司
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 天津濱海科緯知識產(chǎn)權代理有限公司 12211
• 代理人: 孫春玲

1.一種CPU與外擴邏輯門電路進行通信的方法，包括以下步驟：

第一步，總線通信模塊依次通過總線接口收到CPU發(fā)出的AD數(shù)據(jù)讀取次數(shù)設置命令；

第二步，總線通信模塊讀取到AD數(shù)據(jù)讀取命令，命令處理模塊通過IO模塊向AD芯片發(fā)送數(shù)據(jù)采集命令；

第三步，命令處理模塊通過IO模塊檢測到AD芯片反饋的采集完成標志；

第四步，命令處理模塊依次通過總線通信模塊、外部數(shù)據(jù)總線向CPU的DMA模塊發(fā)送數(shù)據(jù)采集命令；

第五步，命令處理模塊通過總線通信模塊檢測到DMA模塊準備讀取AD芯片的命令，通過IO模塊將此芯片片選，直至被片選的AD芯片的數(shù)據(jù)讀取完成；

第六步，外擴邏輯門電路循環(huán)執(zhí)行第二步至第五步直至讀取次數(shù)達到CPU設定的AD數(shù)據(jù)讀取次數(shù)。

2.根據(jù)權利要求4所述的CPU通過數(shù)據(jù)總線與外擴邏輯門電路進行通信的方法，其特征在于：所述外擴邏輯門電路是FPGA芯片或CPLD芯片。

3.使用權利要求1所述的方法進行多芯片高速AD采集的裝置，其特征在于：包括CPU、外擴邏輯門電路、AD芯片、外部數(shù)據(jù)總線，所述CPU設置DMA模塊，所述CPU和DMA模塊通過外部數(shù)據(jù)總線與外擴邏輯門電路連接，外擴邏輯門電路的IO接口與若干AD芯片并聯(lián)。

4.根據(jù)權利要求3所述的采集裝置，其特征在于：所述外擴邏輯門電路是FPGA芯片或CPLD芯片。