[發明專利]避免硬件事件預定序列觸發的計算機處理器中的處理缺陷

有效

• 申請號: 201310546152.7
• 申請日: 2013-11-06
• 公開（公告）號: CN103870388A
• 公開（公告）日: 2014-06-18
• 發明（設計）人: M·C·杜龍;M·D·麥克勞克林
• 申請（專利權）人: 國際商業機器公司
• 主分類號: G06F11/36
• 分類號: G06F11/36;G06F11/07
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 王茂華;黃倩

1.一種避免在由硬件事件的預定序列觸發的計算機處理器中的處理缺陷的方法，所述方法包括：

檢測硬件事件的所述預定序列將在所述計算機處理器處出現；以及

由所述計算機處理器執行第一上電復位過程，使得所述計算機處理器響應于檢測到硬件事件的序列來初始化為在計算機存儲器中存儲的第一狀態。

2.根據權利要求1所述的方法，還包括：

檢測計算機指令的特定序列是否在所述計算機處理器的指令高速緩存處被加載；以及

其中檢測硬件事件的所述預定序列將在所述計算機處理器處出現包括：檢測計算機指令的所述特定序列將由所述計算機處理器執行。

3.根據權利要求1所述的方法，還包括：

在執行所述第一上電復位過程之后確定硬件事件的所述預定序列是否將在所述計算機處理器處出現；以及

如果在執行所述第一上電復位過程之后硬件事件的所述預定序列不再在所述計算機處理器處出現，則執行第二上電復位過程，使得所述計算機處理器初始化為第二狀態，所述第二狀態是所述計算機處理器在執行所述第一上電復位過程之前的狀態。

4.根據權利要求3所述的方法，其中執行所述第二上電復位過程包括：

加載來自所述計算機存儲器的所述第二狀態；以及

向上電復位單元發送上電復位命令。

5.根據權利要求1所述的方法，其中所述第一上電復位過程清除所述計算機處理器的指令高速緩存。

6.根據權利要求1所述的方法，其中所述第一上電復位過程改變所述計算機處理器的操作頻率。

7.根據權利要求1所述的方法，其中所述第一上電復位過程改變所述計算機處理器的指令高速緩存的深度。

8.根據權利要求1所述的方法，其中硬件事件的所述預定序列是已知為對所述計算機處理器的效率或者速度有害的硬件事件的順序。

9.根據權利要求1所述的方法，其中硬件事件的所述預定序列是已知為需要大量存儲器的硬件事件的序列。

10.一種用于避免在由硬件事件的預定序列觸發的計算機處理器中的處理缺陷的系統，所述系統包括：

檢測單元，用于確定硬件事件的所述預定序列將在所述計算機處理器處出現；以及

上電復位單元，用于在所述計算機處理器處維持功率的同時響應于檢測到硬件事件的序列而將所述計算機處理器初始化為在計算機存儲器中存儲的第一狀態。

11.根據權利要求10所述的系統，還包括：

指令高速緩存，包含將由所述計算機處理器執行的計算機指令；以及

其中確定硬件事件的所述預定序列將在所述計算機處理器處出現包括：檢測計算機指令的特定序列在所述指令高速緩存被加載。

12.根據權利要求10所述的系統，還包括：

其中所述檢測單元還被配置用于：在將所述計算機處理器初始化為所述第一狀態之后，確定硬件事件的所述預定序列是否將在所述計算機處理器處出現；以及

其中所述上電復位單元還被配置用于：如果在將所述計算機處理器初始化為所述第一狀態之后硬件事件的所述預定序列不再在所述計算機處理器處出現，則將所述計算機處理器初始化為在計算機存儲器中存儲的第二狀態，所述第二狀態是在將所述計算機處理器初始化為所述第一狀態之前所述計算機處理器的狀態。

13.根據權利要求12所述的系統，其中將所述計算機處理器初始化為所述第二狀態包括加載來自所述計算機存儲器的所述第二狀態。

14.根據權利要求10所述的系統，其中將所述計算機處理器初始化為所述第一狀態清除所述計算機處理器的指令高速緩存。

15.根據權利要求10所述的系統，其中將所述計算機處理器初始化為所述第一狀態改變所述計算機處理器的操作頻率。

16.根據權利要求10所述的系統，其中將所述計算機處理器初始化為所述第一狀態改變所述計算機處理器的指令高速緩存的深度。

17.一種用于避免在由硬件事件的預定序列觸發的計算機處理器中的處理缺陷的計算機程序產品，所述計算機程序產品包括：

計算機可讀存儲介質，具有利用所述計算機可讀存儲介質體現的計算機可讀程序代碼，所述計算機可讀程序代碼被配置用于：

檢測硬件事件的所述預定序列將在所述計算機處理器處出現；以及

由所述計算機處理器執行第一上電復位過程，使得所述計算機處理器響應于檢測到硬件事件的序列來初始化為在計算機存儲器中存儲的第一狀態。