[發(fā)明專利]基于應(yīng)用存儲器的FPGA芯片配置結(jié)構(gòu)和配置方法

有效

• 申請?zhí)枺?/td>: 201310544775.0
• 申請日: 2013-11-06
• 公開（公告）號: CN104636151B
• 公開（公告）日: 2018-06-05
• 發(fā)明（設(shè)計）人: 何軻;劉明
• 申請（專利權(quán)）人: 京微雅格（北京）科技有限公司
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 北京億騰知識產(chǎn)權(quán)代理事務(wù)所 11309
• 代理人: 陳霽

本發(fā)明涉及一種基于應(yīng)用存儲器的FPGA芯片配置結(jié)構(gòu)和配置方法，所述結(jié)構(gòu)包括：主控制器，接收外部串行發(fā)送的多組比特流文件，并對比特流文件依次進(jìn)行解析生成串行的多組比特流配置信息；多路復(fù)用器，接收應(yīng)用存儲器選擇信號和寫信號，當(dāng)寫信號有效時，將當(dāng)前一組比特流配置信息根據(jù)應(yīng)用存儲器選擇信號進(jìn)行發(fā)送；多個應(yīng)用存儲器，每個應(yīng)用存儲器接收并存儲多路復(fù)用器根據(jù)應(yīng)用存儲器選擇信號發(fā)送的相應(yīng)的一組比特流配置信息；多路解復(fù)用器，接收應(yīng)用存儲器選擇信號和讀信號，當(dāng)讀信號有效時，根據(jù)應(yīng)用存儲器選擇信號從相應(yīng)的應(yīng)用存儲器中讀取存儲的比特流配置信息并發(fā)送至配置鏈組；配置鏈組，包括多個配置鏈，根據(jù)比特流配置信息同時啟動配置。

技術(shù)領(lǐng)域

本發(fā)明涉及現(xiàn)場可編程邏輯門陣列（Field Programmable Gate Array,FPGA）的芯片配置結(jié)構(gòu)，尤其涉及可以實現(xiàn)快速重配置的基于應(yīng)用存儲器的FPGA芯片配置結(jié)構(gòu)和配置方法。

背景技術(shù)

FPGA是一種具有豐富硬件資源、強大并行處理能力和靈活可重配置能力的邏輯器件。這些特征使得FPGA在數(shù)據(jù)處理、通信、網(wǎng)絡(luò)等很多領(lǐng)域得到了越來越多的廣泛應(yīng)用。尤其是它的可重配置性，用戶通過下載不同的配置文件可以使其執(zhí)行不同的功能。因此，F(xiàn)PGA常被使用在需要根據(jù)情況改變功能的嵌入式系統(tǒng)中,如軟件無線電(Software DefinedRadio，SDR)系統(tǒng)、遠(yuǎn)程傳感器(Remote Sensors，RS)系統(tǒng)等。但是對于性能要求苛刻的嵌入式系統(tǒng)，如實時性嵌入式系統(tǒng)，需要系統(tǒng)響應(yīng)滿足嚴(yán)格的時序約束。這些時序約束通常是以毫秒和微秒為單位計算。傳統(tǒng)的FPGA的配置結(jié)構(gòu)如圖1所示，其配置和重配置的流程示意圖如圖2所示。FPGA在上電后到正確執(zhí)行功能需要經(jīng)歷三個主要過程：上電檢測和初始化、初始比特流文件下、啟動配置過程（startup）。其中啟動配置過程是所有配置鏈接收解析后的內(nèi)容并完成所有內(nèi)容配置的過程。當(dāng)FPGA在用戶模式需要執(zhí)行重配置切換功能時，用戶需要下載完整的比特流文件和執(zhí)行啟動配置過程。在這過程中FPGA一直處于暫停工作的狀態(tài)，直到啟動配置過程結(jié)束，F(xiàn)PGA開始執(zhí)行新的功能。傳統(tǒng)FPGA的重配置是針對整個器件的，因此重配置的過程中下載的比特流文件和初始化比特流文件大小一樣，是完整的比特流文件。隨著用戶需求的不斷增高，F(xiàn)PGA所包含的硬件資源在不斷的增大，相對應(yīng)的比特流文件的大小也在增大，導(dǎo)致了FPGA重配置所需的時間也在增長。因此，采用傳統(tǒng)配置方式進(jìn)行重配置的FPGA已越來越難滿足實時性系統(tǒng)的時序要求。FPGA重配置時間過長已成為FPGA應(yīng)用的一個制約因素，如何能加快FPGA重配置的過程一直是FPGA研究的一個熱點。

為了加強FPGA的可重配置能力、減少FPGA重配置所需的時間。FPGA生產(chǎn)商Xilinx和Altera分別在2004年和2011年提出了部分重構(gòu)(Partial Reconfiguration，PR)的概念。PR技術(shù)的配置和重配置流程圖如圖3所示。和傳統(tǒng)FPGA配置相比，PR技術(shù)在上電后到執(zhí)行用戶模式的過程一樣，需要經(jīng)歷三個主要過程。PR技術(shù)最大的優(yōu)勢是在重配置的過程中，僅需要下載部分比特流文件（Partial Bitstream）去配置FPGA的動態(tài)區(qū)域，使FPGA動態(tài)的改變功能。FPGA的動態(tài)區(qū)域，即需要改變功能的區(qū)域，是用戶可以根據(jù)設(shè)計來定義的，可以是一塊區(qū)域，也可以使多塊區(qū)域。和配置整個FPGA的比特流文件相比，部分比特流文件僅含有動態(tài)區(qū)域的配置數(shù)據(jù)，并且動態(tài)區(qū)域通常只是FPGA中的一部分區(qū)域，所以部分比特流文件比傳統(tǒng)的完整比特流文件小很多，下載所需的時間也少很多。另一方面，PR技術(shù)不涉及全局時鐘和輸入/輸出I/O等資源的配置，所以當(dāng)部分比特流文件下載完成時，只需對局部的寄存器、查找表等進(jìn)行啟動配置，即可執(zhí)行用戶模式。所以在啟動配置過程中，PR技術(shù)也比傳統(tǒng)FPGA重配置要快。但是現(xiàn)有的PR技術(shù)只適用于具有公共功能的多個不同應(yīng)用場合，只通過改變局部功能使FPGA實現(xiàn)多個不同應(yīng)用的動態(tài)切換。因此PR重配置能力有一定局限性，并不能使FPGA徹底的改變所有功能。

發(fā)明內(nèi)容