[發(fā)明專利]基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡FPGA程序燒寫方法

無效

• 申請?zhí)枺?/td>: 201310539220.7
• 申請日: 2013-11-04
• 公開（公告）號: CN103631618A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計）人: 劉翔;羅丁利;袁子喬;岳三創(chuàng);王輝輝
• 申請（專利權(quán)）人: 西安電子工程研究所
• 主分類號: G06F9/445
• 分類號: G06F9/445
• 代理公司: 西北工業(yè)大學(xué)專利中心 61204
• 代理人: 王鮮凱

技術(shù)領(lǐng)域

本發(fā)明屬于陣列雷達(dá)信號處理中的數(shù)字中頻接收領(lǐng)域，涉及一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡FPGA程序燒寫方法，針對多板卡FPGA程序需要修改時，利用光纖上傳更新程序?qū)崿F(xiàn)對多板卡FPGA程序的同時燒寫。

背景技術(shù)

隨著大型相控陣?yán)走_(dá)的發(fā)展和上千陣元雷達(dá)的出現(xiàn)，在雷達(dá)信號處理中的數(shù)字接收單元的板卡數(shù)量不斷增加，板卡結(jié)構(gòu)相同并使用相同的FPGA程序，在傳統(tǒng)的雷達(dá)調(diào)試中，數(shù)字接收板的FPGA程序經(jīng)常需要修改和更新，當(dāng)FPGA程序修改和更新時，需要對多塊板卡逐塊進(jìn)行程序燒寫，通常燒寫一塊板卡的FPGA程序需要十幾到二十分鐘，因此對多板卡進(jìn)行FPGA程序更新時，需要較長的程序燒寫時間，增加了調(diào)試難度和復(fù)雜度。

發(fā)明內(nèi)容

要解決的技術(shù)問題

為了避免現(xiàn)有技術(shù)的不足之處，本發(fā)明提出一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡FPGA程序燒寫方法。

技術(shù)方案

一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡FPGA程序燒寫方法，其特征在于：將多塊數(shù)字接收板通過光纖對接光纖處理板，光纖處理板通過光纖將需要更新的FPGA程序同時傳遞給多塊數(shù)字接收板，數(shù)字接收板將上傳的程序燒寫至FPGA外掛的FLASH中，具體步驟如下：

步驟1：當(dāng)數(shù)字接收板FPGA程序需要更新時，使用Xilinx自帶工具IMPACT將新生成的.bit文件轉(zhuǎn)化為能夠燒入Flash的.bin文件；

步驟2：在光纖處理板中，利用DSP將bin文件數(shù)據(jù)以二進(jìn)制形式存入外掛SDRAM中，然后將bin文件分成多塊文件，分多次通過EMIF接口寫入FPGA；在單次傳數(shù)中，F(xiàn)PGA收到上傳的bin文件數(shù)據(jù)將其緩存在FIFO中；所述每塊文件大小為0x200*32bit；

步驟3：光纖處理板上FPGA通過多路光纖將bin文件傳至多塊數(shù)字接收板FPGA內(nèi)；每塊數(shù)字接收板FPGA收到數(shù)據(jù)后緩存至其FIFO中，數(shù)字接收板上DSP通過EDMA接口將FPGA?FIFO中的數(shù)據(jù)讀出，并存入其外掛SDRAM的相應(yīng)地址上；

步驟4：當(dāng)經(jīng)過分塊多次上傳的整個bin文件從光纖處理板中DSP的SDRAM中傳遞到多塊數(shù)字接收板DSP的SDRAM中，數(shù)字接收板上DSP將收到的bin文件從SDRAM中讀出，與步驟1中生成的bin文件進(jìn)行對比；

當(dāng)收到的數(shù)據(jù)正確，執(zhí)行下一步驟；

當(dāng)收到的數(shù)據(jù)不正確，重新執(zhí)行步驟3；

步驟5：每個數(shù)字接收板FPGA的DSP將SDRAM中的bin文件分成多個Block文件，通過EMIF接口以Block為單位，將bin文件寫入FPGA中的相應(yīng)地址；所述FPGA與FLASH通過異步接口相連，將DSP和FPGA接口的讀寫使能、數(shù)據(jù)和地址，與FPGA和FLASH接口的相應(yīng)信號對接起來；

步驟6：對FLASH的每個Block進(jìn)行解鎖，擦除，將相應(yīng)的bin文件寫到對應(yīng)地址的Block上，講寫入的數(shù)據(jù)讀出進(jìn)行校驗，當(dāng)操作完多個Block，且讀出數(shù)據(jù)與寫入數(shù)據(jù)一致時，即完成了對數(shù)字接收板FPGA外掛FLASH中bin文件的更新。

有益效果

本發(fā)明提出的一種基于光纖數(shù)據(jù)傳輸實現(xiàn)的多板卡FPGA程序燒寫方法，多塊數(shù)字接收板通過光纖對接光纖處理板，光纖處理板通過光纖將需要更新的FPGA程序同時傳遞給多塊數(shù)字接收板，數(shù)字接收板將上傳的程序燒寫至FPGA外掛的FLASH中，實現(xiàn)同時對多塊板卡FPGA程序的燒寫。

與傳統(tǒng)燒寫程序方法相比，本發(fā)明優(yōu)越性在于：

1、通過光纖上傳FPGA程序，對多塊數(shù)字接收板卡同時進(jìn)行FPGA程序更新；

2、可以較大程度縮短調(diào)試時間和降低調(diào)試難度。

附圖說明

圖1：多板卡FPGA程序燒寫系統(tǒng)框圖

圖2：數(shù)字接收板FPGA程序燒寫實現(xiàn)框圖

具體實施方式

現(xiàn)結(jié)合實施例、附圖對本發(fā)明作進(jìn)一步描述：