[發明專利]一種具有載流電子存儲層的IGBT的制造方法

在審

• 申請號: 201310538947.3
• 申請日: 2013-11-04
• 公開（公告）號: CN104616989A
• 公開（公告）日: 2015-05-13
• 發明（設計）人: 周宏偉;張艷旺;王根毅
• 申請（專利權）人: 無錫華潤上華半導體有限公司
• 主分類號: H01L21/331
• 分類號: H01L21/331
• 代理公司: 無錫互維知識產權代理有限公司 32236
• 代理人: 龐聰雅

【技術領域】

本發明涉及半導體設計及制造技術領域，特別涉及一種具有載流電子存儲層的IGBT（Insulated?Gate?Bipolar?Transistor，絕緣柵雙極晶體管）的制造方法。

【背景技術】

IGBT是由BJT（Bipolar?Junction?Transistor，雙極結型晶體管）和MOSFET（Metal-Oxide-Semiconductor-Field-Effect-Transistor，金屬氧化物半導體場效應晶體管）組成的復合全控型電壓驅動式功率半導體器件，兼有MOSFET的高輸入阻抗和BJT的低導通壓降兩方面的優點，具有工作頻率高，控制電路簡單，電流密度高，通態壓低等特點，廣泛應用于功率控制領域。在實際應用中，IGBT很少作為一個獨立器件使用，尤其在感性負載的條件下，IGBT需要一個快恢復二極管續流。因此，現有的絕緣柵雙極晶體管產品，一般采用并聯一個續流二極管（Freewheeling?diode，簡稱FWD）以保護IGBT。

現有的具有載流電子存儲層的IGBT主要是采用離子注入方式形成載流電子存儲層（CS層），其缺點是在工藝制作過程中CS層工藝控制難度大，CS層濃度不易控制，推阱耗時較長；并且CS層拐角處易擊穿，從而造成器件整體擊穿電壓偏低。

因此，有必要提供一種改進的技術方案來克服上述問題。

【發明內容】

本發明的目的在于提供一種具有載流電子存儲層的IGBT的制造方法，其與現有的常規工藝兼容，且CS層濃度易控制、效率高、并能避免由于CS拐角處濃度問題導致器件擊穿電壓偏低的問題。

為了解決上述問題，根據本發明的一個方面，本發明提供一種具有載流電子存儲層的IGBT的制造方法，其包括：

提供具有第一表面和第二表面的襯底；

在所述襯底的第一表面形成第一凹槽；

在所述第一凹槽上外延形成導電類型與襯底相同的第一外延層，所述第一外延層填滿第一凹槽，其中第一外延層的摻雜濃度較襯底的摻雜濃度高；

研磨所述第一外延層直到露出所述襯底的第一表面；

在研磨后的第一外延層的上表面形成深度和寬度小于所述第一凹槽的深度和寬度的第二凹槽以剩余一部分第一外延層，剩余的第一外延層作為載流電子存儲層；

在所述第二凹槽上外延形成導電類型與襯底相同的第二外延層，所述第二外延層填滿第二凹槽；和

研磨所述第二外延層直到露出所述襯底的第一表面。

作為本發明的一個優選的實施例，第二外延層的摻雜濃度等于襯底的摻雜濃度。

作為本發明的一個優選的實施例，在形成有第一外延層和第二外延層的襯底的第一表面的一側形成IGBT的正面結構，

在形成有第一外延層和第二外延層的襯底的第二表面的一側形成IGBT的反面結構。

作為本發明的一個優選的實施例，所述IGBT的正面結構包括：

在所述第一外延層上有選擇的形成導電類型與襯底不同的基區；

在所述基區內有選擇的形成的導電類型與襯底相同的發射極區；

位于所述襯底上的柵氧化層；

在所述柵極氧化層的表面上形成的多晶硅柵極；

覆蓋所述柵極氧化層和多晶硅柵極的介質層；

與所述基區和所述發射極區電性接觸的正面金屬電極；

所述IGBT的反面結構包括：

在所述襯底的第二表面上形成導電類型與襯底不同的集電極層；

在所述集電極層上形成背面金屬電極，該背面金屬電極與所述集電極層電性接觸。

作為本發明的一個優選的實施例，所述IGBT的正面結構還包括：

形成于正面金屬電極外側的鈍化層。

本發明還提供另一種具有載流電子存儲層的IGBT的制造方法，其包括：

提供具有第一表面和第二表面的襯底；

在所述襯底的第一表面形成第一凹槽；

在所述第一凹槽上外延形成導電類型與襯底相同的第一外延層，所述第一外延層填滿第一凹槽，其中第一外延層的摻雜濃度較襯底的摻雜濃度高；

研磨所述第一外延層直到露出所述襯底的第一表面；

直接在形成有第一外延層的襯底的第一表面的一側形成IGBT的正面結構，和

在形成有第一外延層的襯底的第二表面的一側形成IGBT的反面結構。

作為本發明的一個優選的實施例，所述IGBT的正面結構包括：

在所述第一外延層上有選擇的形成導電類型與襯底不同的基區；