[發明專利]存儲器模塊檢測方法、存儲器控制電路單元及儲存裝置

有效

• 申請號: 201310537831.8
• 申請日: 2013-11-04
• 公開（公告）號: CN104615554B
• 公開（公告）日: 2018-11-23
• 發明（設計）人: 朱健華
• 申請（專利權）人: 群聯電子股份有限公司
• 主分類號: G06F13/16
• 分類號: G06F13/16;G06F11/26
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

1.一種檢測可復寫式非易失性存儲器模塊的方法，用于由一存儲器控制電路單元通過一存儲器接口檢測一可復寫式非易失性存儲器模塊，該檢測可復寫式非易失性存儲器模塊的方法包括：

(a)由該存儲器控制電路單元將該存儲器接口的一控制總線的一寫入保護接腳的輸出電壓設定為一第一邏輯電位，由該存儲器控制電路單元通過該控制總線下達一讀取狀態指令，由該存儲器控制電路單元通過該存儲器接口的一數據總線接收一第一狀態消息，由該存儲器控制電路單元判斷該第一狀態消息的一對應位數據是否為符合對應該第一邏輯電位的狀態，其中該控制總線與該數據總線為彼此獨立的總線；

(b)若該第一狀態消息的該對應位數據為符合對應該第一邏輯電位的狀態，由該存儲器控制電路單元將該控制總線的該寫入保護接腳的該輸出電壓設定為一第二邏輯電位，由該存儲器控制電路單元通過該控制總線下達該讀取狀態指令，由該存儲器控制電路單元通過該數據總線接收一第二狀態消息，且由該存儲器控制電路單元判斷該第二狀態消息的該對應位數據是否為符合對應該第二邏輯電位的狀態；以及

(c)若該第二狀態消息的該對應位數據為符合對應該第二邏輯電位的狀態時，由該存儲器控制電路單元識別該可復寫式非易失性存儲器模塊已連接至該存儲器接口。

2.根據權利要求1所述的檢測可復寫式非易失性存儲器模塊的方法，其中該第一邏輯電位為一邏輯高電位，且該第二邏輯電位為一邏輯低電位。

3.根據權利要求1所述的檢測可復寫式非易失性存儲器模塊的方法，還包括：

在執行上述步驟(a)之前，由該存儲器控制電路單元通過該控制總線下達一重置指令。

4.根據權利要求3所述的檢測可復寫式非易失性存儲器模塊的方法，還包括：

在通過該控制總線下達該重置指令之前，由該存儲器控制電路單元通過該控制總線的一芯片致能接腳發送一芯片致能信號。

5.根據權利要求1所述的檢測可復寫式非易失性存儲器模塊的方法，其中上述步驟(a)、上述步驟(b)與上述步驟(c)是在該存儲器控制電路單元每次上電時被執行。

6.根據權利要求1所述的檢測可復寫式非易失性存儲器模塊的方法，其中該存儲器接口的該控制總線不配置有一就緒/忙碌接腳。

7.一種存儲器控制電路，包括：

一存儲器接口，包括一控制總線與一數據總線，其中該控制總線包括一寫入保護接腳并且該控制總線與該數據總線為彼此獨立的總線；以及

一存儲器管理電路，電性連接至該存儲器接口，用以將該寫入保護接腳的輸出電壓設定為一第一邏輯電位，通過該控制總線下達一讀取狀態指令，通過該數據總線接收一第一狀態消息，判斷該第一狀態消息的一對應位數據是否為符合對應該第一邏輯電位的狀態，

其中若該第一狀態消息的該對應位數據為符合對應該第一邏輯電位的狀態，該存儲器管理電路還用以將該控制總線的該寫入保護接腳的該輸出電壓設定為一第二邏輯電位，通過該控制總線下達該讀取狀態指令，通過該數據總線接收一第二狀態消息，且判斷該第二狀態消息的該對應位數據是否為符合對應該第二邏輯電位的狀態，

其中若該第二狀態消息的該對應位數據為符合對應該第二邏輯電位的狀態時，該存儲器管理電路識別一可復寫式非易失性存儲器模塊已連接至該存儲器接口。

8.根據權利要求7所述的存儲器控制電路，其中該第一邏輯電位為一邏輯高電位，且該第二邏輯電位為一邏輯低電位。

9.根據權利要求7所述的存儲器控制電路，其中該存儲器管理電路還用以通過該控制總線下達一重置指令。

10.根據權利要求9所述的存儲器控制電路，其中該存儲器管理電路還用以在通過該控制總線下達該重置指令之前，通過該控制總線的一芯片致能接腳發送一芯片致能信號。

11.根據權利要求7所述的存儲器控制電路，其中該存儲器接口的該控制總線還包括一指令閂鎖致能接腳、一地址閂鎖致能接腳與一芯片致能接腳。