[發(fā)明專利]靜電保護電路

在審

• 申請?zhí)枺?/td>: 201310537519.9
• 申請日: 2013-11-04
• 公開（公告）號: CN104079271A
• 公開（公告）日: 2014-10-01
• 發(fā)明（設(shè)計）人: 宮本伸也;中川原智賢
• 申請（專利權(quán)）人: 株式會社東芝
• 主分類號: H03K17/08
• 分類號: H03K17/08;H01L27/02
• 代理公司: 中國國際貿(mào)易促進委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 肖靖

技術(shù)領(lǐng)域

一個實施方式涉及靜電保護電路。

背景技術(shù)

車載用的電子控制單元所搭載的半導(dǎo)體裝置向單芯片化發(fā)展。綜合了例如數(shù)字IC、模擬IC、微處理器、存儲器、電源IC及功率裝置等的電路集成于LSI芯片。對半導(dǎo)體集成電路的輸入接口電路要求嚴格的浪涌耐量。浪涌是指電壓或電流的急劇變化，例如，有從帶電的人體、組裝用機械施加的靜電放電（以下，稱為ESD[electro-static?discharge]）。

為了在LSI芯片這樣的集成電路中確保浪涌耐量，連接了保護電路。該保護電路吸收從輸入端子向LSI芯片這樣的內(nèi)部電路施加的浪涌，進行保護。以往的保護電路中，已知有使柵電極和源電極短路，通過二極管連接而利用MOS晶體管的擊穿的ESD保護電路（例如參照專利文獻1）。在該ESD保護電路中，由于擊穿電流小，因此需要使MOS晶體管的尺寸大型化，由于在IC的周圍設(shè)置MOS晶體管，因此使芯片尺寸整體大型化。

與之相對，還已知有使MOS晶體管的柵電極經(jīng)由電阻與源電極電位連接，并對ESD使MOS晶體管進行晶體管動作，從而實現(xiàn)芯片尺寸的小型化的保護電路（例如參照專利文獻2）。

發(fā)明內(nèi)容

但是，基于晶體管動作的保護電路即使針對電源接通時的電壓急劇上升而作為保護電路進行動作，沖擊電流也流向保護用的MOS晶體管，成為作為保護對象的內(nèi)部電路的誤動作、晶體管被破壞的原因。

一實施方式的靜電保護電路，其特征在于，具備：內(nèi)部電路；第1輸入端子及第2輸入端子，向上述內(nèi)部電路供給電源電壓；第1晶體管，在上述第1輸入端子及第2輸入端子間連接第1電極及第2電極，第3電極經(jīng)由第1電阻與上述第2電極連接；低通濾波器，在上述第1輸入端子及第2輸入端子間與上述第1晶體管并聯(lián)連接；以及第2晶體管，與上述第1電阻并聯(lián)連接，第3電極與上述低通濾波器的輸出端子連接。

另一實施方式的靜電保護電路，其特征在于，具備：內(nèi)部電路；第1輸入端子及第2輸入端子，向上述內(nèi)部電路供給電源電壓；第1晶體管，在上述第1輸入端子及第2輸入端子間連接第1電極及第2電極，第3電極經(jīng)由第1電阻與上述第2電極連接；低通濾波器，在上述第1輸入端子及第2輸入端子間與上述第1晶體管并聯(lián)連接；以及第2晶體管，與上述第1電阻并聯(lián)連接，第3電極與上述低通濾波器的輸出端子連接，上述低通濾波器構(gòu)成為過濾由靜電放電引起的電源電壓中的變化，且不過濾由電源接通時的電壓上升引起的電源電壓中的變化，然后輸出與過濾后的電源電壓對應(yīng)的信號。

而且，另一實施方式的靜電保護電路，其特征在于，具備：內(nèi)部電路；第1輸入端子，向上述內(nèi)部電路供給電源電壓；第2輸入端子，被供給接地電位；第1晶體管，在上述第1輸入端子連接第1電極，在上述第2輸入端子連接上述第2電極，且第3電極經(jīng)由第1電阻連接到上述第2電極；開關(guān)元件，與上述電阻并聯(lián)連接；以及低通濾波器，輸出與過濾了高頻的變化的電源電壓對應(yīng)的信號，上述開關(guān)元件構(gòu)成為按照來自上述低通濾波器的上述信號而進行開閉。

這里，“晶體管”包含MOS晶體管及雙極性晶體管，第1電極包含MOS晶體管的漏電極或雙極性晶體管的集電極，第2電極包含MOS晶體管的源電極或雙極性晶體管的發(fā)射電極，而且，第3電極包含MOS晶體管的柵電極或雙極性晶體管的基電極。

效果

根據(jù)上述結(jié)構(gòu)的靜電保護電路，可以嚴格區(qū)別ESD脈沖和不同于該ESD脈沖的電源電壓的上升。從而，不會對電源電壓的急劇上升進行誤動作，能夠保護內(nèi)部電路。

附圖說明

圖1是第1實施方式的靜電保護電路的電路圖。

圖2（a）、（b）是用于說明第1實施方式的靜電保護電路的動作的等效電路圖。

圖3（a）是表示向第1實施方式的靜電保護電路施加ESD時的端子電壓的時間波形的圖，（b）是表示浪涌電流的時間波形的圖。

圖4（a）是表示在第1實施方式的靜電保護電路的輸入端子間接通電源電壓時的端子電壓的急劇上升波形的圖，（b）是表示此時流向靜電保護電路的沖擊電流的時間波形的圖。

圖5是第2實施方式的靜電保護電路的電路圖。

圖6是第3實施方式的靜電保護電路的電路圖。

圖7是第4實施方式的靜電保護電路的電路圖。

具體實施方式

以下，參照圖1至圖7說明實施方式的靜電保護電路。另外，各圖中同一處附加同一符號，省略重復(fù)的說明。

（第1實施方式）