[發明專利]半導體器件

有效

• 申請號: 201310536204.2
• 申請日: 2013-11-04
• 公開（公告）號: CN104241362B
• 公開（公告）日: 2017-06-27
• 發明（設計）人: 宮川毅
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L29/78
• 分類號: H01L29/78
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 高科

（相關申請）

本申請享受以日本專利申請2013-130030（申請日：2013年6月20日）為基礎申請的優先權。本申請通過參照該基礎申請而包含該基礎申請的全部內容。

技術領域

本發明的實施方式涉及半導體器件。

背景技術

作為例如具有上下電極結構的MOSFET（Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效應晶體管）的半導體芯片，為了構成半導體器件，用銅連接器等與引線框、外部電極端子連接。此時，如果為了提高產品的部件效率，使用具有相同的大小、形狀的銅連接器，則連接面積因半導體芯片的大小而異。如果對于半導體芯片的大小不能充分確保銅連接器的連接面積，則會產生外部電極與半導體芯片的連接電阻變大的問題。

發明內容

本發明要解決的問題是，提供可以降低外部電極與半導體芯片之間產生的連接電阻的半導體器件。

實施方式的半導體器件具有：半導體芯片，具有電極；連接器，具有芯片連接面、中間連接部和外部電極端子連接面，把上述電極與上述芯片連接面電連接；以及第1連接部件，比上述芯片連接面的面積大，設置在上述芯片連接面與上述電極之間。

附圖說明

圖1是根據實施方式1的半導體器件1a的立體圖。

圖2是示出沿圖1的A-A’線的剖面的剖面圖。

圖3是根據實施方式2的半導體器件1b的立體圖。

圖4是示出沿圖3的B-B’線的剖面的剖面圖。

圖5是根據實施方式3的半導體器件1c的立體圖。

具體實施方式

以下，參照附圖說明本發明的實施方式。實施方式中的說明中使用的圖，是為了使說明容易的示意圖，圖中的各要素的形狀、尺寸、大小關系等在實際實施時不必限于圖中所示，在得到本發明的效果的范圍內可以適宜變更。

用圖1和圖2說明根據本發明的實施方式1的半導體器件1a的結構。圖1示出根據實施方式1的半導體器件1a的立體圖，圖2示出示出沿圖1的A-A’線的剖面的剖面圖。另外，在圖1中，示出省略了樹脂3的立體圖。

半導體器件1a具有半導體芯片2、樹脂3、引線框100、源極端子103和連接器200。半導體芯片2是例如具有上下電極結構的MOSFET。半導體芯片2為MOSFET時，上下電極為源極電極和漏極電極。在本實施方式中，半導體芯片2以MOSFET進行說明，但即使是絕緣柵雙極晶體管（Insulated Gate Bipolar Transistor；IGBT）也可以實施。

引線框100由接頭101和漏極端子102構成。像圖2所示的那樣，多個漏極端子102從接頭101延伸設置，具有連接半導體芯片2和外部電源的作用。在接頭101上，以與半導體芯片2的漏極電極（未圖示）相接的方式，經由焊錫10（第1連接部件）設置半導體芯片2。即，露出源極電極11地把半導體芯片2固定在引線框100上。

然后，在源極電極11上經由焊錫10連接連接器200。連接器200像圖1和圖2所示的那樣，例如以芯片連接面201、引線框連接面202和中間連接部203相連的形狀構成。中間連接部203位于芯片連接面201 和引線框連接面202之間，把芯片連接面201和引線框連接面202電連接。與源極電極11連接的是芯片連接面201。

芯片連接面201與源極電極11連接時，焊錫10的涂敷面積在源極電極11上設置成比芯片連接面201的面積大。即，在源極電極11的大致整個表面上設置有焊錫10。

連接器200的引線框連接面202經由焊錫10與源極端子103連接。引線框連接面202具有連接半導體芯片2和外部電源的作用。

然后，除去漏極端子102和源極端子103的一部分，通過例如環氧樹脂等的樹脂3把半導體芯片2、引線框100、連接器200和源極端子103封裝起來。此時，像圖2所示的那樣，以例如露出引線框100和源極端子103的下表面的方式進行封裝。半導體器件1a具有以上那樣的結構。

引線框100和連接器200中使用例如銅（Cu）等，但即使是金（Au）、與其它金屬的合金也可以實施。另外，焊錫10以鉛（Pb）和錫（Sn）為主要成分，但即使該焊錫10是無鉛焊錫也可以實施。在無鉛焊錫的情況下，使用銀（Ag）與錫的合金、銀與銅的合金、或銀與金的合金等。