[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310536188.7
• 申請日: 2013-11-01
• 公開（公告）號: CN103531443A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 林敏之;陳銘;陳偉;韓繼國;王舉貴
• 申請（專利權）人: 上海貝嶺股份有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02;H01L23/482
• 代理公司: 北京金信立方知識產權代理有限公司 11225
• 代理人: 劉鋒;黃小棟

技術領域

本發明涉及半導體領域，特別涉及一種半導體器件及其制造方法。

背景技術

目前生產制造的很多半導體器件的輸入輸出阻抗很低，當其用于射頻功率放大電路或者其他某些特定電路時，需要在外圍電路使用大量的分立元件進行阻抗匹配。這種方法會增加電路的設計難度，降低電路工作的可靠性。

現有的改進措施是采用鍵合線將在同一個封裝框架上的半導體器件與電容相連接并封裝在一起，這樣可以避免使用外圍電路進行阻抗匹配。但這種采用鍵合線的方式也引入了鍵合線的等效電感，其工藝的波動對半導體器件性能的穩定性與可靠性都會產生很大的影響。

發明內容

本發明的目的在于，為了解決現有技術中的上述問題，從而提供了一種半導體器件及其制造方法，可以在半導體器件的制造過程中，通過調整半導體器件的工藝版圖來調整半導體器件的輸入輸出阻抗，實現在保證半導體器件性能的穩定性和可靠性的情況下，對半導體器件進行阻抗匹配。

作為本發明的一個方面，提供了一種半導體器件，包括襯底、形成于所述襯底上的絕緣層和依次形成于所述絕緣層上的至少第一金屬互連層和第二金屬互連層，所述金屬互連層之間間隔有絕緣物質，其特征在于，所述半導體器件具備有源區和非有源區，所述非有源區中形成有至少一個平板電容。

進一步地，所述平板電容包括互相平行的第一金屬層和第二金屬層，所述第一金屬層為在形成所述第一金屬互連層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區中的一部分金屬，所述第二金屬層為在形成所述第二金屬互連層的刻蝕工序中通過調整刻蝕版圖而保留在所述非有源區中的一部分金屬。

進一步地，所述第二金屬層的投影與位于第二金屬層下方的所述第一金屬層有重疊區域，所述第一金屬層在所述重疊區域之外的部分的上表面包括不覆蓋非氣態絕緣物質的第一區域，在所述第一區域設置有第一引腳。

可選地，所述第一引腳與所述半導體器件的封裝引腳中的接地引腳相連，所述第二金屬層與所述半導體器件的封裝引腳中的輸入引腳或輸出引腳相連。

可選地，所述第一引腳與所述半導體器件的封裝引腳中的輸入引腳或輸出引腳相連，所述第二金屬層保持電位浮空或者與所述半導體器件的封裝引腳中的預定引腳相連。

作為本發明的另一個方面，提供了一種半導體器件的制造方法，該方法包括在襯底上形成絕緣層，并在所述絕緣層上依次形成至少第一金屬互連層和第二金屬互聯層，并在所述金屬互連層之間形成絕緣物質，其特征在于，該方法包括在所述半導體器件中配置有源區和非有源區，并在所述非有源區中形成至少一個平板電容。

進一步地，所述平板電容包括互相平行的第一金屬層和第二金屬層，所述制造方法包括：

S100.在進行所述第一金屬互連層的刻蝕工序時，通過調整刻蝕版圖，使得在所述非有源區中保留一部分金屬以形成所述第一金屬層；

S120.在進行所述第二金屬互連層的刻蝕工序時，通過調整刻蝕版圖，使得在所述非有源區中保留一部分金屬以形成所述第二金屬層。

進一步地，所述制造方法還包括：

在步驟S120之前還包括：S110.通過調整刻蝕版圖，使得所述第一金屬層的上表面具有不覆蓋非氣態的絕緣物質的第一區域；

在步驟S120中，形成所述第二金屬層以使得所述第二金屬層的投影與所述第一金屬層的除了所述第一區域之外的部分重疊；

在步驟S120之后還包括：S130.在所述第一金屬層的所述第一區域打線引出第一引腳。

可選地，在步驟S130中，將所述第一引腳與所述半導體器件的封裝引腳中的接地引腳相連，并將所述第二金屬層與所述半導體器件的封裝引腳中的輸入引腳或輸出引腳相連。

可選地，在步驟S130中，將所述第一引腳與所述半導體器件的封裝引腳中的輸入引腳或輸出引腳相連，并使所述第二金屬層保持電位浮空或者將所述第二金屬層與所述半導體器件的封裝引腳中的預定引腳相連。

與現有技術相比，本發明提供的半導體器件及其制造方法，其有益效果在于：

1）將用作阻抗匹配的元件集成在半導體器件的內部，從而避免了使用分立元件進行阻抗匹配時電路設計難度大、工作可靠性低的問題，同時也避免了使用鍵合線方式連接電容進行阻抗匹配時對半導體器件性能的穩定性和可靠性的影響，降低了半導體器件在使用過程中的復雜程度與可能帶來的故障率；