[發明專利]閃存及其相關程劃方法

有效

• 申請號: 201310535723.7
• 申請日: 2013-11-01
• 公開（公告）號: CN103971737A
• 公開（公告）日: 2014-08-06
• 發明（設計）人: 張哲維;張家福;蔡裕雄;許家榮
• 申請（專利權）人: 力旺電子股份有限公司
• 主分類號: G11C16/06
• 分類號: G11C16/06
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 史新宏

技術領域

本發明是關于一種閃存，且特別是有關于能夠同時程劃(program)多個位(bit)的閃存及其相關程劃方法。

背景技術

閃存為可電性程劃(可重復寫入)的非易失性數據儲存提供了一優秀的解決方案，故已被廣泛運用于數據的儲存。

請參照圖1，其所繪示為已知閃存示意圖。閃存包括存儲陣列(memory array)10、以及路徑控制電路(path control circuit)18。其中，存儲陣列10由多個存儲單元11、12形成。每個存儲單元11、12皆包括一選擇晶體管與一儲存晶體管，且儲存晶體管可以是一金屬氧化物半導體晶體管，其包括柵極、漏極、源極與電荷儲存結構，例如一浮接柵極(floating gate)。其中，每個存儲單元中11、12中的儲存晶體管Ma、Mb皆可儲存數據，例如1位的數據。

如圖1所示，第一存儲單位11包括有晶體管Pa與Ma，分別為選擇晶體管與儲存晶體管；第二存儲單位12則設有晶體管Pb與Mb，分別為選擇晶體管與儲存晶體管。其中，選擇晶體管為p溝道金屬氧化物半導體晶體管，儲存晶體管則是具有電荷儲存結構的p溝道金屬氧化物半導體晶體管。晶體管Pa與Pb的源極耦接一電源電壓V1，柵極則于節點n0共同耦接一選擇電壓Vsel。晶體管Ma與Mb的柵極沿一控制線而于節點n1(一控制線端)共同耦接一程劃電壓Vpgm。晶體管Ma、Mb的漏極連接至路徑控制電路18。

基本上，在程劃第一存儲單位11的期間，路徑控制電路18先導通第一存儲單元11而斷路其它存儲單元。并且，選擇電壓Vsel被設定成可使晶體管Pa導通，使一第一程劃電流Ipgm1根據程劃電壓Vpgm而導通于晶體管Ma的漏極與源極間。因此，第一程劃電流Ipgm1通過晶體管Ma時，將使得電荷(如電子)被注入至浮接柵極，讓儲存晶體管的臨限電壓(threshold voltage)隨之改變，藉此程劃該晶體管Ma(儲存晶體管)。

當第一存儲單位11程劃完畢后，繼續程劃第二存儲單位12。同理，在程劃第二存儲單位12的期間，路徑控制電路18先導通第二存儲單元12而斷路其它存儲單元。并且，選擇電壓Vsel被設定成可使晶體管Pb導通，使一第二程劃電流Ipgm2(未繪示)根據程劃電壓Vpgm而導通于晶體管Mb的漏極與源極間。因此，第二程劃電流Ipgm2通過晶體管Mb時，將使得電荷(如電子)被注入至浮接柵極，讓儲存晶體管的臨限電壓隨之改變，藉此程劃該晶體管Mb。

再者，利用相同的方式繼續程劃下一個存儲單元，直到所有的存儲單元皆完成程劃為止。

由以上說明可知，已知閃存需要逐一進行存儲單元的程劃，也就是每次僅進行1位的程劃，亦即，每次僅進行一個儲存晶體管的程劃。由于每個儲存晶體管的特性不一，在程劃的過程中需要根據每個儲存晶體管的特性來改變程劃電壓Vpgm藉以控制各別的程劃電流，以完成各別儲存晶體管的程劃。因此，已知閃存無法同時程劃多個位，所以已知閃存進行程劃的時間將會很冗長。

發明內容

本發明著重于提供一種可同時程劃多個位的閃存，以有效地降低程劃時間。

本發明是有關于一種閃存，包含：一程劃電壓產生器，于檢測周期時提供固定值的程劃電壓，于程劃周期時提供動態調整的該程劃電壓；多個存儲單元，接收該程劃電壓并于多條數據線上產生多個漏極電流與多個數據線電壓；一限流單元，連接至該些數據線，該限流單元接收一參考電流與一參考電壓以控制該些漏極電流；以及一多位程劃控制單元，連接至該些數據線；其中，該多位程劃控制單元于該檢測周期時，檢測出該些數據線中的一特定數據其電壓值為最低；并且，于該程劃周期時，將該特定數據線電壓作為一反饋電壓傳遞至該程劃電壓產生器以產生動態調整的該程劃電壓。

本發明還提出一種閃存中同時程劃多個存儲單元的方法，包含下列步驟：提供一初始電壓至多個存儲單元；在多個存儲單元之中決定一特定存儲單元，其具有最小的一臨限電壓；以及利用該特定存儲單元的一數據線電壓變化所對應產生的一程劃電壓來同時程劃該些存儲單元。

為了對本發明的上述及其它方面有更佳的了解，下文特舉較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1所繪示為已知閃存示意圖。

圖2A所繪示為運用于程劃單一存儲單元的電路示意圖。

圖2B為程劃周期中的程劃電流Ipg、反饋電壓VFB、與程劃電壓Vzcl的示意圖。

圖3所繪示為本發明閃存示意圖。

圖4A至圖4C所繪示為本發明閃存的具體實施例。