[發(fā)明專利]調(diào)制信號(hào)源

有效

• 申請(qǐng)?zhí)枺?/td>: 201310535574.4
• 申請(qǐng)日: 2013-11-01
• 公開（公告）號(hào): CN103546408B
• 公開（公告）日: 2017-01-11
• 發(fā)明（設(shè)計(jì)）人: 楊杰;孫敏;楊光
• 申請(qǐng)（專利權(quán)）人: 四川九洲電器集團(tuán)有限責(zé)任公司
• 主分類號(hào): H04L27/12
• 分類號(hào): H04L27/12
• 代理公司: 北京萬慧達(dá)知識(shí)產(chǎn)權(quán)代理有限公司11111
• 代理人: 楊穎,張金芝

1.一種調(diào)制信號(hào)源，其特征在于，所述調(diào)制信號(hào)源包括：兩個(gè)點(diǎn)頻源、一個(gè)DDS、兩個(gè)混頻器以及FPGA控制電路，其中，

第一點(diǎn)頻源的輸出同時(shí)耦接所述DDS及第一混頻器，同時(shí)作為所述DDS的參考時(shí)鐘信號(hào)和所述第一混頻器的本振信號(hào)；

第二點(diǎn)頻源的輸出耦接第二混頻器，作為所述第二混頻器的本振信號(hào)；

所述DDS與所述FPGA控制電路交互，以所述DDS內(nèi)部的輸出信號(hào)作為所述FPGA控制電路的時(shí)鐘信號(hào)；

所述第一混頻器和所述第二混頻器串接于所述DDS的輸出端，對(duì)所述DDS的輸出信號(hào)進(jìn)行二次混頻。

2.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述DDS的輸出信號(hào)為MSK調(diào)制信號(hào)。

3.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述兩個(gè)混頻器還同時(shí)對(duì)所述DDS的輸出信號(hào)進(jìn)行濾波。

4.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述兩個(gè)點(diǎn)頻源的初始信號(hào)端與同一個(gè)晶振耦接。

5.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述兩個(gè)點(diǎn)頻源的輸出頻率由所述FPGA控制電路指定。

6.如權(quán)利要求2所述的調(diào)制信號(hào)源，其特征在于，所述FPGA控制電路為所述DDS提供MSK信號(hào)控制碼。

7.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述第一點(diǎn)頻源的輸出通過一功分器同時(shí)耦接所述DDS及所述第一混頻器。

8.如權(quán)利要求1所述的調(diào)制信號(hào)源，其特征在于，所述FPGA控制電路的時(shí)鐘信號(hào)是由所述DDS內(nèi)部的4分頻器所輸出的。

9.如權(quán)利要求2所述的調(diào)制信號(hào)源，其特征在于，所述二次混頻后信號(hào)頻率為L(zhǎng)波段以上。

10.如權(quán)利要求2所述的調(diào)制信號(hào)源，其特征在于，所述二次混頻后信號(hào)的碼速率為16Mb/s。