[發明專利]具有冗余電路的可編程集成電路有效
| 申請號: | 201310535221.4 | 申請日: | 2013-11-01 |
| 公開(公告)號: | CN103812502B | 公開(公告)日: | 2017-10-27 |
| 發明(設計)人: | D·卡什曼 | 申請(專利權)人: | 阿爾特拉公司 |
| 主分類號: | H03K19/177 | 分類號: | H03K19/177;G06F17/50 |
| 代理公司: | 北京紀凱知識產權代理有限公司11245 | 代理人: | 趙蓉民 |
| 地址: | 美國加*** | 國省代碼: | 暫無信息 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 具有 冗余 電路 可編程 集成電路 | ||
本申請要求2012年11月5日提交的美國專利申請No.13/669,244的優先權,其全部內容通過引用合并于此。
技術領域
本發明涉集成電路,更具體地涉及可編程集成電路。
背景技術
可編程集成電路包含可編程邏輯,其可以被編程以實現期望的定制邏輯設計,因此有時稱為可編程邏輯裝置(PLD)??删幊踢壿嬔b置集成電路也可以包含冗余電路。冗余電路可以用于修復包含缺陷的可編程邏輯裝置,因而提高產量。
可編程邏輯裝置通常被編組為邏輯區域??删幊踢壿嬔b置上的邏輯區域的每個包括多個邏輯行和一個備用的邏輯行。當邏輯區域中的一行被確定為有缺陷時(假定故障行不是該備用行),則邏輯區域中的備用行被引入使得來自備用行到緊接著故障行下面的行的每個行代替緊接著該行的行(即,故障行下面的每個行被緊接著該行之下的行替代)。例如在共同受讓的美國專利No.6,965,249中和美國專利No.7,180,324中描述了這種類型的基于行的冗余方案,在此其整體通過引用并入。
現有的基于行的冗余方案經常依靠使用垂直導線來將各邏輯區域中的不同行相互連接。每個垂直導線通常在多個行延展并且具有連接到第一目標行或第二目標行中的電路的遠端。如果給定的垂直導線不經過損壞行,則給定的垂直導線將連接到第一目標行。如果給定的垂直導線經過損壞行,則該損壞行下面的全部路由連接將向下移位一行,使得給定導線行連接到第二目標行。使用在多個行延展并且直接連接到兩個目標行中的路由電路的垂直導線實現的冗余方案要求不期望的導線量和面積開銷量。
發明內容
提供可編程集成電路,其包括:多個可修復的邏輯區域。各可修復邏輯區域可以具有正常的邏輯電路行和備用邏輯電路行的組??尚迯蛥^域中的各邏輯電路行可以包括:旁路電路(例如,復用電路)和相關聯的驅動器,該驅動器用于驅動信號到對應的垂直路由段上。
各垂直路由段(有時稱為垂直信號路由路徑)可以具有耦合到邏輯電路行中相應一行的第一端子和耦合到邏輯電路行中的相鄰一行的第二端子。正常行和備用行的組中的各行中的邏輯電路的量可以大致相等。所述邏輯電路的備用行可以在給定高度內來形成。各垂直路由段可以具有小于或者等于備用行的給定高度的長度。
各可修復邏輯區域可以在正常模式或者冗余模式下操作。如果可修復邏輯區域中的正常行沒有缺陷,則該可修復區域可以在正常模式下操作(即,通過將該備用行設置為空閑模式)。如果可修復邏輯區域中的超過一個正常行包含缺陷電路,則該邏輯區域可以被標記為不可修復并且集成電路可以被放棄。如果僅一個正常行包含缺陷電路,則可以通過在冗余模式下操作該邏輯區域來修復該邏輯區域。
在冗余模式下,旁路電路可以被配置為將備用行切換到使用。具體地,可以使用故障行中的旁路電路通過被故障行接收的另一個垂直路由段驅動從缺陷行輸出的垂直路由段。故障行中的旁路電路必須具有功能以適當地路由信號通過缺陷行。如果通過故障行中的旁路電路和相關聯的驅動器也有缺陷,則可編程集成電路應被放棄。可以使用基于熔絲的存儲元件來配置故障行中的旁路電路,該存儲元件被選擇性地熔斷熔斷使得旁路電路被永久地設置為將缺陷行旁路。
邏輯區域中的各正常行和備用行可以包括:復用器,該復用器具有耦合到對應的垂直路由段的至少第一輸入端和耦合到從非相鄰行路由的至少一個其它垂直路由路徑的第二輸入端(例如,其它垂直路由路徑可以具有比所述備用行的給定高度更大的長度并且因此可以延展超過一個行)。
在這種類型的可編程裝置的設計期間,可以使用存儲在非瞬時計算機可讀存儲介質中的計算機輔助設計(CAD)工具來模擬可編程裝置的性能。具體地,可以期望對關鍵信號路由路徑進行時序分析。關鍵信號路由路徑可以發源于可編程裝置上的路徑區域中的一個邏輯區域中的給定邏輯行,其中關鍵路由路徑由多個垂直路由段形成。
在第一情形下,其中關鍵路由路徑是區域內關鍵路由路徑(即,其中關鍵路由邏輯僅僅在所選擇的一個邏輯區域內攜帶信號),可以使用CAD工具來識別將呈現最大(最大)數量的垂直導線路由段交叉的相鄰行對分開的關鍵行邊界。CAD工具可以接著通過確定關鍵路由路徑的長度計算針關鍵路由路徑的路由延遲(例如,通過計數關鍵路由路徑中夾著的垂直路由段和水平路由段的數量)。通過向路由延遲加上與關鍵路由路徑交叉關鍵行邊界的次數成比例的附加垂直路由延遲(例如,將最差情況情形考慮在內,其中緊接著關鍵行邊界的行是缺陷行),CAD工具可以接著計算針對關鍵路徑的最差情況路由延遲。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于阿爾特拉公司,未經阿爾特拉公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310535221.4/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:單天線支持發送分集技術的裝置和方法
- 下一篇:一種高頻低幅軸向沖擊器





