[發明專利]一種增強隔離度電路

有效

• 申請號: 201310530408.5
• 申請日: 2013-10-31
• 公開（公告）號: CN104601196A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 林志明;鄭志彬;劉寶元
• 申請（專利權）人: 環勝電子(深圳)有限公司
• 主分類號: H04B1/525
• 分類號: H04B1/525
• 代理公司: 上海碩力知識產權代理事務所 31251
• 代理人: 王建國

1.一種增強隔離度電路，用于增強Tx鏈路和Rx鏈路切換區間的隔離度，所述Tx鏈路和所述Rx鏈路的工作與否分別受控于Tx控制信號和Rx控制信號，所述Tx/Rx控制信號關閉后等待一保護時間再開啟所述Rx/Tx控制信號，所述增強隔離度電路包括一供電電路，所述供電電路受控于所述Tx/Rx控制信號，在所述Tx/Rx控制信號使能時，對所述Tx/Rx鏈路供電，在所述Tx/Rx控制信號不使能時，對所述Tx/Rx鏈路斷電，其特征在于，還包括：

一放電電路，所述放電電路與所述供電電路的該電壓輸出端相連，所述放電電路的工作與否受控于所述Tx/Rx控制信號；以及

一反相電路，所述反相電路連接在所述Tx/Rx控制信號和所述放電電路之間，用于將所述Tx/Rx控制信號作反相處理后再控制所述放電電路，從而在所述Tx/Rx控制信號使能時，所述放電電路不工作，在所述Tx/Rx控制信號不使能時，所述放電電路對所述供電電路的該電壓輸出端進行放電。

2.如權利要求1所述的增強隔離度電路，其特征在于，所述放電電路的放電時間小于所述保護時間。

3.如權利要求2所述的增強隔離度電路，其特征在于，所述放電電路包括一n-MOS，其源極接地，漏極與所述供電電路的該電壓輸出端相連，柵極通過所述反相電路與所述Tx/Rx控制信號相連。

4.如權利要求2所述的增強隔離度電路，其特征在于，所述放電電路包括一npn-BJT，其發射極接地，集電極與所述供電電路的該電壓輸出端相連，基極通過所述反相電路與所述Tx/Rx控制信號相連。

5.如權利要求3或4所述的增強隔離度電路，其特征在于，所述反相電路為一反相器。

6.如權利要求1或2所述的增強隔離度電路，其特征在于，所述放電電路包括第二n-MOS和第二電阻，所述第二n-MOS的源極接地，漏極與所述供電電路的該電壓輸出端相連，所述第二電阻連接在所述第二n-MOS的柵極和地之間；

所述反相電路包括第三p-MOS，其源極連接電源，柵極連接所述Tx/Rx控制信號，漏極連接所述第二n-MOS的所述柵極。

7.如權利要求1或2所述的增強隔離度電路，其特征在于，還包括一延遲電路，其中，所述供電電路包括第一p-MOS和第一電阻，所述第一p-MOS的源極連接電源，漏極為所述供電電路的該電壓輸出端，所述第一電阻連接在該電源和所述第一p-MOS的柵極之間；

所述延遲電路包括第四n-MOS和第四電阻，所述第四n-MOS的柵極連接所述Tx/Rx控制信號，漏極與所述第一p-MOS的該柵極相連，源極與所述Rx/Tx鏈路的該電壓輸出端相連，所述第四電阻連接在所述第四n-MOS的源極和地之間。

8.如權利要求5所述的增強隔離度電路，其特征在于，還包括一延遲電路，其中，所述供電電路包括第一p-MOS和第一電阻，所述第一p-MOS的源極連接電源，漏極為所述供電電路的該電壓輸出端，所述第一電阻連接在該電源和所述第一p-MOS的柵極之間；

所述延遲電路包括第四n-MOS和第四電阻，所述第四n-MOS的柵極連接所述Tx/Rx控制信號，漏極與所述第一p-MOS的該柵極相連，源極與所述Rx/Tx鏈路的該電壓輸出端相連，所述第四電阻連接在所述第四n-MOS的源極和地之間。

9.如權利要求6所述的增強隔離度電路，其特征在于，還包括一延遲電路，其中，所述供電電路包括第一p-MOS和第一電阻，所述第一p-MOS的源極連接電源，漏極為所述供電電路的該電壓輸出端，所述第一電阻連接在該電源和所述第一p-MOS的柵極之間；

所述延遲電路包括第四n-MOS和第四電阻，所述第四n-MOS的柵極連接所述Tx/Rx控制信號，漏極與所述第一p-MOS的該柵極相連，源極與所述Rx/Tx鏈路的該電壓輸出端相連，所述第四電阻連接在所述第四n-MOS的源極和地之間。

10.如權利要求9所述的增強隔離度電路，其特征在于，所述第一電阻的阻值大于等于10kΩ，小于等于20kΩ，所述第二電阻的阻值大于等于10kΩ，小于等于20kΩ，所述第四電阻的阻值大于等于1kΩ，小于等于3kΩ。