[發明專利]一種陣列基板及其制作方法、顯示裝置

有效

• 申請號: 201310530006.5
• 申請日: 2013-10-31
• 公開（公告）號: CN103560134B
• 公開（公告）日: 2016-11-16
• 發明（設計）人: 張明;祖華興;張銀忠;郝昭慧;尹雄宣
• 申請（專利權）人: 京東方科技集團股份有限公司;北京京東方顯示技術有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L23/522;H01L21/77;H01L21/768
• 代理公司: 北京銀龍知識產權代理有限公司 11243
• 代理人: 許靜;安利霞

1.一種陣列基板，所述陣列基板的集線區內包括多條用于在驅動芯片和陣列基板的顯示區之間傳輸信號的信號傳輸線，每條信號傳輸線對應于一數據傳輸通道，其特征在于，所述陣列基板還包括：

至少一條與信號傳輸線對應設置的阻抗平衡線；

所述阻抗平衡線與所屬信號傳輸線之間電連接，使得所述集線區內的不同數據傳輸通道的阻抗的差值符合第一預設條件。

2.如權利要求1所述的陣列基板，其特征在于，所述第一預設條件為：

配置阻抗平衡線后，至少有一對數據傳輸通道的阻抗的差值小于配置阻抗平衡線前所述一對數據傳輸通道的阻抗的差值。

3.如權利要求1所述的陣列基板，其特征在于，所述第一預設條件為：

配置阻抗平衡線后所述集線區內阻抗值最大的數據傳輸通道與阻抗值最小的數據傳輸通道之間的阻抗差值，小于配置阻抗平衡線前所述集線區內阻抗值最大的數據傳輸通道與阻抗值最小的數據傳輸通道之間的阻抗差值。

4.如權利要求1所述的陣列基板，其特征在于，所述第一預設條件為：

配置阻抗平衡線后所述集線區內的各數據傳輸通道間的阻抗最大差值在預設閾值范圍內。

5.如權利要求1所述的陣列基板，其特征在于，阻抗平衡線與所屬信號傳輸線，形成于不同圖層中。

6.如權利要求1所述的陣列基板，其特征在于，所述阻抗平衡線形成于陣列基板的導電圖層中，所述導電圖層包括像素電極層、公共電極層、源漏金屬層、柵極層中的至少一層。

7.如權利要求1所述的陣列基板，其特征在于，所述阻抗平衡線與所屬信號傳輸線之間直接接觸，或者所述阻抗平衡線與所屬信號傳輸線之間通過過孔實現電連接。

8.如權利要求1所述的陣列基板，其特征在于，所述阻抗平衡線由至少一條導電線組成。

9.如權利要求1所述的陣列基板，其特征在于，分屬于不同信號傳輸線的阻抗平衡線導電面積不同和/或材質不同。

10.如權利要求1所述的陣列基板，其特征在于，分屬于不同信號傳輸線的阻抗平衡線設置為：自身阻抗越大的信號傳輸線對應的阻抗平衡線的長度越長；和/或，

自身阻抗越大的信號傳輸線對應的阻抗平衡線的橫截面積越大；和/或，

自身阻抗越大的信號傳輸線對應的阻抗平衡線的材質的電阻率越小。

11.如權利要求1至10任一項所述的陣列基板，其特征在于，所述信號傳輸線形成于源漏金屬層，所述阻抗平衡線形成于像素電極層和/或柵極層中。

12.一種陣列基板制作方法，所述陣列基板的集線區內包括多條用于在驅動芯片和陣列基板的顯示區之間傳輸信號的信號傳輸線，每條信號傳輸線對應于一數據傳輸通道，其特征在于，所述方法包括：

在陣列基板集線區預設位置處形成信號傳輸線；

在至少一條信號傳輸線上形成阻抗平衡線，所述阻抗平衡線與所屬信號傳輸線之間電連接，使得所述集線區內的不同數據傳輸通道的阻抗的差值符合第一預設條件。

13.如權利要求12所述的方法，其特征在于，所述在至少一條信號傳輸線上形成阻抗平衡線的步驟包括：

在集線區預設位置處，形成信號傳輸線圖案，以及位于信號傳輸線之上的圖層；

通過刻蝕工藝中，刻蝕掉位于信號傳輸線之上的圖層；

在所述信號傳輸線之上形成阻抗平衡線圖案。

14.如權利要求12所述的方法，其特征在于，所述在至少一條信號傳輸線上形成阻抗平衡線的步驟包括：

在集線區預設位置處，形成信號傳輸線圖案，以及位于信號傳輸線之上的圖層；

在所述信號傳輸線圖案和/或位于信號傳輸線之上的圖層的預設位置處形成過孔；

在所述信號傳輸線之上的圖層之上，以及所述過孔位置處，形成阻抗平衡線圖案。

15.一種顯示裝置，其特征在于，所述裝置包括如權利要求1-11任一項所述的陣列基板。