[發明專利]一種減少地址線連接的DRAM測試裝置及方法

有效

• 申請號: 201310521444.5
• 申請日: 2013-10-29
• 公開（公告）號: CN103559915A
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 王帆;亞歷山大
• 申請（專利權）人: 西安華芯半導體有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 西安西交通盛知識產權代理有限責任公司 61217
• 代理人: 田洲

技術領域

本發明涉及一種減少地址線連接的裝置及方法，具體涉及一種減少地址線連接的DRAM測試裝置及方法。

背景技術

圖1為傳統DRAM地址鎖存方式示意圖，假設DRAM有Y位地址線A＜Y：0＞，在時鐘的上升沿發送激活命令或讀/寫命令，上升沿鎖存器將鎖存芯片的行地址或列地址并將之送往全局控制端，因此傳統的DRAM測試將連接全部地址線。

受芯片制造工藝不斷減小及芯片容量不斷增大的制約，在芯片測試過程中連接所有的地址線將使測試針卡的制造變得困難，同時也使測試機臺的驅動通道占用過多，最終降低測試的靈活性。

發明內容

本發明的目的在于克服上述現有技術的缺點，本發明一種減少地址線連接的DRAM測試裝置及方法，該裝置及方法可以有效的提高DRAM芯片測試的靈活性。

為達到上述目的，本發明所述的減少地址連接的DRAM測試裝置包括DRAM芯片、時鐘信號產生模塊、上升沿鎖存器、下降沿鎖存器、測試模式切換模塊及全局控制端；

所述時鐘信號產生模塊的輸出端分別與上升沿鎖存器的時鐘信號輸入端及下降沿鎖存器的時鐘信號輸入端相連接，DRAM芯片的地址線分別與上升沿鎖存器的地址輸入端及下降沿鎖存器的地址輸入端相連接，上升沿鎖存器的輸出端及下降沿鎖存器的輸出端均通過測試模式切換模塊與全局控制端相連接。

相應的，本發明還提供了一種減少地址線連接的DRAM測試方法，包括以下步驟：

1)DRAM芯片將高位地址及低位地址都輸送至上升沿鎖存器及下降沿鎖存器中；時鐘信號產生模塊產生時鐘信號，并將時鐘信號輸送至上升沿鎖存器及下降沿鎖存器中；

2)當測試模式切換模塊關閉時，DRAM芯片接收到激活指令前，時鐘信號在DRAM芯片接收到激活指令前的半個時鐘周期為下降沿信號，下降沿鎖存器接收所述下降沿信號，根據所述下降沿信號鎖存DRAM芯片的高位地址，并將鎖存的高位地址輸送至全局控制端中；

3)開啟測試模式切換模塊，同時當DRAM芯片接收激活指令時，時鐘信號為上升沿信號，上升沿鎖存器接收所述上升沿信號，根據所述上升沿信號鎖存DRAM芯片的低位地址，并將鎖存的低位地址輸送至全局控制端中。

所述高位地址與低位地址的數量相同。

本發明具有以下有益效果：

本發明所述的減少地址線連接的DRAM測試裝置及方法設有測試模式切換模塊、上升沿鎖存器及下降沿鎖存器，在DRAM芯片接收到激活命令前的前半個時鐘周期時能夠采用下降沿鎖存器鎖存DRAM芯片的高位地址，并將鎖存的高位地址發送至全局控制端，當DRAM芯片接收激活命令時，上升沿鎖存器接收到上升沿信號，根據所述上升沿信號對低位地址進行鎖存，并將鎖存的低位地址發送至全局控制端，從而在測試的過程中一部分地址連接將被節省下來，從而有效的提高DRAM芯片測試的靈活性。

附圖說明

圖1為傳統的DRAM芯片的地址鎖存裝置及鎖存方式；

圖2為本發明的結構示意圖及鎖存方式。

其中：1為上升沿鎖存器、2為上升沿鎖存器。

具體實施方式

下面結合附圖對本發明做進一步詳細描述：

參考圖2，本發明所述的減少地址連接的DRAM測試裝置包括DRAM芯片、時鐘信號產生模塊、上升沿鎖存器、下降沿鎖存器、測試模式切換模塊及全局控制端；所述時鐘信號產生模塊的輸出端分別與上升沿鎖存器的時鐘信號輸入端及下降沿鎖存器的時鐘信號輸入端相連接，DRAM芯片的地址線分別與上升沿鎖存器的地址輸入端及下降沿鎖存器的地址輸入端相連接，上升沿鎖存器的輸出端及下降沿鎖存器的輸出端均通過測試模式切換模塊與全局控制端相連接。

相應的，本發明所述的一種減少地址線連接的DRAM測試方法包括以下步驟：

1)DRAM芯片將高位地址及低位地址都輸送至上升沿鎖存器及下降沿鎖存器中；時鐘信號產生模塊產生時鐘信號，并將時鐘信號輸送至上升沿鎖存器及下降沿鎖存器中；

2)當測試模式切換模塊切換至測試模式開啟時，時鐘信號在DRAM芯片接收到激活命令前的半個時鐘周期為下降沿信號，下降沿鎖存器接收所述下降沿信號，并根據所述下降沿信號鎖存DRAM芯片的高位地址，并將鎖存的高位地址輸送至全局控制端中；

3)當測試模式切換模塊切換至測試模式關閉，同時當DRAM芯片接收激活指令時，時鐘信號為上升沿信號，上升沿鎖存器接收所述上升沿信號，根據所述上升沿信號鎖存DRAM芯片的低位地址，并將鎖存的低位地址輸送至全局控制端中。

優選的，高位地址的數目與低位地址的數目相同。