[發(fā)明專利]帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)、方法及電子設(shè)備

有效

• 申請?zhí)枺?/td>: 201310516439.5
• 申請日: 2013-10-28
• 公開（公告）號: CN104571984B
• 公開（公告）日: 2018-03-30
• 發(fā)明（設(shè)計(jì)）人: 何軻;劉明
• 申請（專利權(quán)）人: 京微雅格（北京）科技有限公司
• 主分類號: G06F3/14
• 分類號: G06F3/14
• 代理公司: 北京億騰知識產(chǎn)權(quán)代理事務(wù)所11309
• 代理人: 陳霽

1.一種帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，將MCU的數(shù)據(jù)加載至外部存儲器，同時(shí)基于顯示屏的當(dāng)前顯示狀態(tài)，將所述外部存儲器中的數(shù)據(jù)讀出以供顯示屏顯示，所述系統(tǒng)包括：

至少一個(gè)第一FIFO,用于接收MCU不同工作模式時(shí)的數(shù)據(jù)；

所述MCU帶有時(shí)鐘，至少一個(gè)第一FIFO是異步FIFO；

所述MCU不帶時(shí)鐘，至少一個(gè)第一FIFO是同步FIFO，所述系統(tǒng)還包括至少兩個(gè)寄存器，所述寄存器對MCU的數(shù)據(jù)進(jìn)行同步整形化處理后，將所述數(shù)據(jù)寫入到同步FIFO中；

邏輯模塊，用于計(jì)算所述數(shù)據(jù)的顯示地址；

第二異步FIFO，用于按照顯示屏的有效視頻區(qū)域信號產(chǎn)生的有效地址讀取外部存儲器的數(shù)據(jù)；

LCD模塊，根據(jù)顯示屏的顯示參數(shù)，將來自第二異步FIFO的數(shù)據(jù)驅(qū)動顯示屏；

所述顯示參數(shù)包括：行同步和場同步，所述行同步和場同步控制顯示屏的有效視頻信號區(qū)間，使LCD地址生成器生成有效視頻信號的顯示地址；其中，行同步用于選出顯示屏上有效行信號區(qū)間，場同步用于選出有效場信號區(qū)間；

LCD地址生成器，根據(jù)顯示屏的有效視頻區(qū)域信號產(chǎn)生有效地址；

狀態(tài)機(jī)控制器，在狀態(tài)機(jī)的控制下，根據(jù)至少一個(gè)第一FIFO的請求，將至少一個(gè)第一FIFO中的數(shù)據(jù)按照顯示地址輸入到外部存儲器；根據(jù)第二異步FIFO的請求，從外部存儲器讀出數(shù)據(jù)到第二異步FIFO；

所述MCU工作模式，包括：寫點(diǎn)模式、填充模式和搬移模式；當(dāng)工作模式為寫點(diǎn)模式或搬移模式時(shí)，使用至少一個(gè)第一FIFO；當(dāng)工作模式為填充模式，不使用至少一個(gè)第一FIFO。

2.如權(quán)利要求1所述的帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，所述顯示參數(shù)包括像素時(shí)鐘，所述像素時(shí)鐘控制異步FIFO讀取外部存儲器中數(shù)據(jù)的速率，使所述數(shù)據(jù)經(jīng)LCD模塊按序輸出到顯示屏。

3.如權(quán)利要求1所述的帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，MCU工作模式為寫點(diǎn)模式，邏輯模塊計(jì)算點(diǎn)的地址，并將點(diǎn)地址對應(yīng)的數(shù)據(jù)寫入到外部存儲器中。

4.如權(quán)利要求1所述的帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，MCU工作模式為填充模式，邏輯模塊計(jì)算所述數(shù)據(jù)的顯示地址，將顯示地址對應(yīng)的數(shù)據(jù)寫入到外部存儲器；其中，所述數(shù)據(jù)的地址至少為1個(gè)。

5.如權(quán)利要求1所述的帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，MCU工作模式為搬移模式，邏輯模塊計(jì)算外部MCU的源地址和目標(biāo)地址，根據(jù)所述源地址，將外部存儲器中的數(shù)據(jù)讀出，根據(jù)目標(biāo)地址將所述讀出的數(shù)據(jù)寫入到外部存儲器。

6.如權(quán)利要求1所述的帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，所述顯示屏是LCD顯示屏。

7.一種電子設(shè)備，包括如權(quán)利要求1所述的帶MCU可擴(kuò)展的FPGA顯示系統(tǒng)、外部MCU、外部存儲器和顯示屏。

8.一種帶微處理器MCU可擴(kuò)展的FPGA顯示方法，應(yīng)用于如權(quán)利要求1所述的一種帶微處理器MCU可擴(kuò)展的FPGA顯示系統(tǒng)，其特征在于，所述方法包括：

接收MCU在不同工作模式下的數(shù)據(jù)，將所述數(shù)據(jù)寫入到至少一個(gè)第一FIFO中；

計(jì)算出所述數(shù)據(jù)的顯示地址；

將至少一個(gè)第一FIFO中的數(shù)據(jù)按照顯示地址輸入到外部存儲器；

根據(jù)第二異步FIFO的請求，從外部存儲器讀出數(shù)據(jù)到第二異步FIFO；其中根據(jù)顯示屏的有效視頻區(qū)域信號產(chǎn)生有效地址，并且將有效地址對應(yīng)的數(shù)據(jù)提供給異步FIFO；

根據(jù)顯示屏的顯示參數(shù)，LCD模塊將來自第二異步FIFO的數(shù)據(jù)驅(qū)動顯示屏。

9.如權(quán)利要求8所述的帶微處理器MCU可擴(kuò)展的FPGA顯示方法，其特征在于，所述接收MCU在不同工作模式下的數(shù)據(jù)，將所述數(shù)據(jù)寫入到至少一個(gè)第一FIFO的步驟包括：所述至少一個(gè)FIFO是異步FIFO時(shí)，將所述MCU帶時(shí)鐘時(shí)的數(shù)據(jù)寫入到異步FIFO中。

10.如權(quán)利要求8所述的帶微處理器MCU可擴(kuò)展的FPGA顯示方法，其特征在于，所述接收MCU在不同工作模式下的數(shù)據(jù)，將所述數(shù)據(jù)寫入到至少一個(gè)第一FIFO的步驟包括：所述至少一個(gè)FIFO是同步FIFO，所述系統(tǒng)還包括至少兩個(gè)寄存器，將所述寄存器對MCU不帶時(shí)鐘時(shí)的數(shù)據(jù)進(jìn)行同步整形化處理后，將所述數(shù)據(jù)寫入到同步FIFO中。