[發明專利]光模塊誤碼測試裝置及方法

有效

• 申請號: 201310513440.2
• 申請日: 2013-10-25
• 公開（公告）號: CN103532618A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 張明利;游為華;周世軍;楊浩;王冉;何濤勇
• 申請（專利權）人: 武漢郵電科學研究院
• 主分類號: H04B10/07
• 分類號: H04B10/07
• 代理公司: 武漢科皓知識產權代理事務所(特殊普通合伙) 42222
• 代理人: 嚴彥

1.一種光模塊誤碼測試裝置，其特征在于：包括兩塊RRU數字中頻盤，分別記為RRUA和RRUB，所述數字中頻盤包括光電轉換模塊、CPU模塊、FPGA處理模塊、Serdes模塊和CLOCK模塊，CPU模塊與FPGA處理模塊和上位PC機分別連接，FPGA處理模塊、Serdes模塊和光電轉換模塊依次連接，CLOCK模塊與CPU模塊、Serdes模塊和FPGA處理模塊分別相連，其中光電轉換模塊為待測的光模塊，RRUA和RRUB的光電轉換模塊通過光纖相連接；

所述CPU模塊，用于支持系統控制和信息交互，包括配置FPGA處理模塊和時鐘模塊，以及接受上位PC機的監控；

所述FPGA處理模塊，用于產生和對比數據；

所述Serdes模塊，用于完成數據的串并轉換，同時改變數據的速率；

所述時鐘模塊，用于向CPU模塊、FPGA處理模塊和Serdes模塊提供時鐘。

2.根據權利要求1所述的光模塊誤碼測試裝置，其特征在于：所述RRUB設于溫箱中。

3.根據權利要求2所述的光模塊誤碼測試裝置，其特征在于：所述CPU模塊通過配置FPGA處理模塊和時鐘模塊的寄存器使FPGA處理模塊、Serdes模塊和時鐘模塊根據配置信息正常工作，同時根據上位PC機的監控命令完成信息的打印、程序燒錄和調試指令的鍵入。

4.根據權利要求3所述的光模塊誤碼測試裝置，其特征在于：所述FPGA處理模塊包括測試數發送模塊、數據比對校驗模塊和信息保存寄存器，

所述測試數發送模塊，用于產生數據，所述數據為遞增數，

所述數據比對校驗模塊，用于比對遞增數，檢測低速口誤碼；

所述的寄存器，用于完成FPGA處理模塊的配置，同步兩個RRU數字中頻盤以及在完成比對誤碼后誤碼個數的統計。

5.根據權利要求4所述的光模塊誤碼測試裝置，其特征在于：所述Serdes模塊包括數據串并轉換模塊和時鐘恢復模塊，

所述數據串并轉換模塊，用于實現數據的串并轉換，并且完成高速口誤碼的比對校驗；

RRUB中的時鐘恢復模塊，用于從高速數據中恢復時鐘，作為RRUB的參考時鐘源。

6.根據權利要求5所述的光模塊誤碼測試裝置，其特征在于：所述時鐘模塊給FPGA處理模塊和Serdes模塊提供正常工作的時鐘信號，RRUA采用外部參考源或晶振作為參考時鐘，RRUB采用時鐘恢復模塊恢復的時鐘作為參考時鐘。

7.一種采用權利要求1或2或3或4或5或6所述光模塊誤碼測試裝置實現的光模塊誤碼測試方法，其特征在于：兩塊RRU數字中頻盤各為一端，某一端RRU數字中頻盤的FPGA處理模塊發送n個相同低速速率的并行的數據給Serdes模塊，每個數據都為遞增數，Serdes模塊把這n個并行的數據轉換為串行的高速數據，經光電轉換模塊把電信號轉變為光信號傳輸；同時另一端RRU的光電轉換模塊接收光信號，將光信號轉換為電信號給Serdes模塊接收，Serdes模塊進行數據碼型的檢測，判斷高速口是否產生誤碼，并轉換高速數據得到n個相同低速速率的并行數據給FPGA處理模塊，FPGA處理模塊進行數據的比對校驗并進行低速口的誤碼統計。

8.根據權利要求7所述的光模塊誤碼測試方法，其特征在于：n的取值為1或2或3或4。

9.根據權利要求7所述的光模塊誤碼測試方法，其特征在于：通過控制溫箱做反復性的溫循測試，驗證光模塊性能。