[發(fā)明專利]一種信息處理方法以及電子設(shè)備

在審

• 申請?zhí)枺?/td>: 201310513375.3
• 申請日: 2013-10-25
• 公開（公告）號: CN103559159A
• 公開（公告）日: 2014-02-05
• 發(fā)明（設(shè)計）人: 周棟樹;張迪煊;陳卓偉;韋曉成
• 申請（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/42
• 代理公司: 北京同達(dá)信恒知識產(chǎn)權(quán)代理有限公司 11291
• 代理人: 黃志華

技術(shù)領(lǐng)域

本發(fā)明涉及電子技術(shù)領(lǐng)域，尤其涉及一種信息處理方法以及電子設(shè)備。

背景技術(shù)

隨著科學(xué)技術(shù)的不斷發(fā)展，電子技術(shù)也得到了飛速的發(fā)展，電子產(chǎn)品的種類也越來越多，人們對電子設(shè)備的要求也越來越高。例如，以服務(wù)器為例，隨著信息化技術(shù)的大規(guī)模發(fā)展，對作為數(shù)據(jù)中心的重要組成部分的服務(wù)器的處理能力要求也越來越高，相應(yīng)地，服務(wù)器能夠?qū)崿F(xiàn)的功能越來越強(qiáng)，規(guī)格也越來越高，當(dāng)然復(fù)雜度也隨之而增加，具體來講，也即一臺服務(wù)器內(nèi)的單板數(shù)量和可編程邏輯器件PLD的數(shù)量越來越多，多個單板和多個可編程邏輯器件之間連接關(guān)系也越來越復(fù)雜。

目前，服務(wù)器主板上的主PLD與多個從PLD之間的數(shù)據(jù)通信通常是基于串行通用輸入/輸出SGPIO協(xié)議實現(xiàn)，SGPIO協(xié)議是采用4位信號線的點(diǎn)對點(diǎn)全雙工通信接口，4位信號線分別為時鐘線CLOCK、加載信號線LOAD、數(shù)據(jù)輸入線DATAIN和數(shù)據(jù)輸出線DATAOUT。主PLD每發(fā)送12個時鐘和數(shù)據(jù)周期，輸出一個LOAD信號，從PLD接收到LOAD信號完成12位數(shù)據(jù)的加載，PLD之間的通信就可以通過4位串行接口實現(xiàn)12位并行數(shù)據(jù)的雙向傳輸。

但是，因主PLD與從PLD之間的通信方式為點(diǎn)對點(diǎn)，所以現(xiàn)有技術(shù)中存在主PLD數(shù)據(jù)管腳資源緊張，以及主PLD所在的主板和從PLD所在的從板之間的連接器管腳定義復(fù)雜的技術(shù)問題。

發(fā)明內(nèi)容

本發(fā)明實施例通過提供一種信息處理方法以及電子設(shè)備，用以解決現(xiàn)有技術(shù)中存在的主PLD數(shù)據(jù)管腳資源緊張，以及主PLD所在的主板和從PLD所在的從板之間的連接器管腳定義復(fù)雜的技術(shù)問題。

本發(fā)明實施例提供了一種信息處理方法，所述方法包括：主可編程邏輯器件PLD通過N個數(shù)據(jù)管腳與一組串行通用輸入/輸出SGPIO總線的N根數(shù)據(jù)線對應(yīng)相連，并通過所述一組SGPIO總線與至少兩個從PLD進(jìn)行通信，其中N為一個所述從PLD與所述SGPIO總線相連的管腳數(shù)量；以及所述從PLD通過所述一組SGPIO總線與所述主PLD進(jìn)行通信。

可選地，所述主PLD通過所述一組SGPIO總線與至少兩個從PLD進(jìn)行通信，包括：所述主PLD按時鐘周期向所述至少兩個從PLD發(fā)送第一信息；所述主PLD通過所述一組SGPIO總線與至少兩個從PLD進(jìn)行通信之后，還包括：所述從PLD將收到的所述第一信息中的目的地址與自身對應(yīng)的地址進(jìn)行比較，并根據(jù)比較結(jié)果對所述第一信息中的第一數(shù)據(jù)進(jìn)行處理。

可選地，所述從PLD根據(jù)比較結(jié)果對所述第一信息中的第一數(shù)據(jù)進(jìn)行處理，包括：所述從PLD在收到的所述第一信息中的目的地址與自身對應(yīng)的地址相同后，保存所述第一信息中的第一數(shù)據(jù)；或所述從PLD在收到的所述第一信息中的目的地址與自身對應(yīng)的地址不相同后，丟棄所述第一信息中的第一數(shù)據(jù)。

可選地，所述從PLD通過所述一組SGPIO總線與所述主PLD進(jìn)行通信，包括：所述從PLD在收到的所述第一信息中的目的地址與自身對應(yīng)的地址相同后，在之后的第M個數(shù)據(jù)加載周期向所述主PLD發(fā)送第二信息，M為正整數(shù)。

可選地，在N為4時，所述N根數(shù)據(jù)線包括一時鐘線、一加載信號線、一數(shù)據(jù)輸入線和一數(shù)據(jù)輸出線；所述主PLD的主時鐘管腳與所述時鐘線相連、主加載管腳與所述加載信號線相連、主數(shù)據(jù)輸入管腳與所述數(shù)據(jù)輸入線相連、主數(shù)據(jù)輸出管腳與所述數(shù)據(jù)輸出線相連；所述從PLD的從時鐘管腳與所述時鐘線相連、從加載管腳與所述加載信號線相連、從數(shù)據(jù)輸入管腳與所述數(shù)據(jù)輸出線相連、從數(shù)據(jù)輸出管腳與所述數(shù)據(jù)輸入線相連。

可選地，所述從PLD在通過所述一組SGPIO總線與所述主PLD進(jìn)行通信之后，還包括：停止通過所述從數(shù)據(jù)輸出管腳輸出電平。

可選地，所述從數(shù)據(jù)輸出管腳為漏極開路輸出，所述數(shù)據(jù)輸入線與用于拉高所述數(shù)據(jù)輸入線電平的上拉電阻相連；所述從PLD在通過所述一組SGPIO總線與所述主PLD進(jìn)行通信之后，還包括：通過所述從數(shù)據(jù)輸出管腳輸出高電平。

本發(fā)明實施例另一方面還提供一種電子設(shè)備，包括：主可編程邏輯器件PLD和至少兩個從PLD，所述主PLD通過N個數(shù)據(jù)管腳與一組串行通用輸入/輸出SGPIO總線的N根數(shù)據(jù)線對應(yīng)相連，其中N為一個所述從PLD與所述SGPIO總線相連的管腳數(shù)量；所述主PLD，用于通過所述一組SGPIO總線與至少兩個從PLD進(jìn)行通信；所述從PLD，用于通過所述一組SGPIO總線與所述主PLD進(jìn)行通信。