[發(fā)明專利]多線程處理單元中的高效存儲器虛擬化

有效

• 申請?zhí)枺?/td>: 201310512294.1
• 申請日: 2013-10-25
• 公開（公告）號: CN103777926B
• 公開（公告）日: 2019-09-06
• 發(fā)明（設計）人: 尼克·巴羅威廉姆斯;布雷恩·法斯;杰爾姆·F·小杜魯克;詹姆士·勒羅伊·德明;蒂莫西·約翰·珀塞爾;盧森·鄧寧;馬克·海爾格羅夫
• 申請（專利權）人: 輝達公司
• 主分類號: G06F9/50
• 分類號: G06F9/50;G06F12/109
• 代理公司: 北京市磐華律師事務所 11336
• 代理人: 謝栒;魏寧

1.一種用于在并行處理器內并發(fā)地執(zhí)行具有不同虛擬地址空間的兩個或更多個線程程序的方法，所述方法包括：

檢索與由第一地址空間標識符(ASID)所標識的第一虛擬地址空間相關聯的第一頁表；

基于所述第一ASID，經由所述第一頁表實施第一查找操作，以生成從第一虛擬地址到第一物理地址的第一映射；以及

將所述第一映射存儲在包括在第一轉譯后備緩沖區(qū)(TLB)內的條目中，所述第一轉譯后備緩沖區(qū)與所述第一虛擬地址空間并且與第一流多處理器相關聯，其中所述TLB包括多個條目，所述多個條目包括存儲在所述TLB內的所有條目，并且每個條目包括虛擬地址到物理地址的映射，

其中第一命令將所述第一頁表與所述第一ASID相關聯，并且使得包括在所述多個條目中的每個所述虛擬地址到物理地址的映射無效，所述多個條目存儲在所述第一TLB內，并且響應于由第二TLB所生成的第二未命中，基于第二ASID，經由第二頁表來實施第二查找操作以生成從第二虛擬地址到第二物理地址的第二映射；以及將所述第二映射存儲為所述第二TLB內的條目。

2.一種并行處理子系統，包括并行處理器，其配置為：

檢索與由第一地址空間標識符(ASID)所標識的第一虛擬地址空間相關聯的第一頁表；

基于所述第一ASID，經由所述第一頁表實施第一查找操作，以生成從第一虛擬地址到第一物理地址的第一映射；以及

將所述第一映射存儲在包括在第一轉譯后備緩沖區(qū)(TLB)內的條目中，所述第一轉譯后備緩沖區(qū)與所述第一虛擬地址空間并且與第一流多處理器相關聯，其中所述TLB包括多個條目，所述多個條目包括存儲在所述TLB內的所有條目，并且每個條目包括虛擬地址到物理地址的映射，

其中第一命令將所述第一頁表與所述第一ASID相關聯，并且使得包括所述多個條目中的每個所述虛擬地址到物理地址的映射無效，所述多個條目存儲在所述第一TLB內，并且響應于由第二TLB所生成的第二未命中，基于第二ASID，經由第二頁表來實施第二查找操作以生成從第二虛擬地址到第二物理地址的第二映射；以及將所述第二映射存儲為所述第二TLB內的條目。

3.根據權利要求2所述的并行處理子系統，其中所述并行處理子系統進一步配置為檢索與由第二ASID所標識的第二虛擬地址空間相關聯的第二頁表，并且執(zhí)行第二線程程序以生成包括所述第二ASID和所述第二虛擬地址空間內的第二虛擬地址的第二訪問請求。

4.根據權利要求2所述的并行處理子系統，其中所述第一映射包含包括所述第一ASID和所述第一虛擬地址的標簽，所述第二映射包含包括所述第二ASID和所述第二虛擬地址的標簽。

5.根據權利要求3所述的并行處理子系統，其中用于所述并行處理子系統的執(zhí)行上下文包括所述第一頁表、第一線程程序、所述第二頁表以及所述第二線程程序。

6.根據權利要求3所述的并行處理子系統，其中所述第一頁表生成自第一應用上下文頁表，所述第二頁表生成自第二應用上下文頁表。

7.根據權利要求3所述的并行處理子系統，其中在相同的處理核心內執(zhí)行第一線程程序和所述第二線程程序。