[發明專利]通用成幀規程中的64位并行自同步加擾碼器和解擾碼器無效
| 申請號： | 201310511366.0 | 申請日： | 2013-10-28 |
| 公開（公告）號： | CN103532676A | 公開（公告）日： | 2014-01-22 |
| 發明（設計）人： | 曹鵬飛;陳偉峰;韓英娜;張睿;封晨 | 申請（專利權）人： | 天津光電通信技術有限公司 |
| 主分類號： | H04L1/00 | 分類號： | H04L1/00 |
| 代理公司： | 天津中環專利商標代理有限公司 12105 | 代理人： | 莫琪 |
| 地址： | 300211*** | 國省代碼： | 天津;12 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 通用 規程 中的 64 并行 同步 加擾碼器 和解 擾碼器 | ||
【權利要求書】：
1.一種通用成幀規程中的64位并行自同步加擾碼器和解擾碼器，其特征在于，加擾碼器電路包括64個D觸發器D0…D63和85個異或門按序間插串聯，64個D觸發器的輸出信號構成了64位并行的擾碼序列：
1）第i位輸入信號和第i-21位輸出信號異或后的值作為D觸發器D(i)的輸入信號，i=21,22,?…,63；
2）第i+43位輸入信號，第i位輸入信號和第i+22位輸出信號異或后的值作為D觸發器D(i)的輸入信號，i=0,1,?…,20；
64位D觸發器的輸出信號Q0…Q63在一個時鐘節拍內輸出64位的加擾碼信號，同時輸出信號到相應的異或門輸入端；
解擾碼器電路包括43個D觸發器D0…D42和64個異或門按序間插串聯，64個異或門的輸出信號構成了64位并行的擾碼序列：
1）第i-21位輸入信號經過D觸發器的輸出信號和第i位輸入信號異或后的值作為第i位輸出信號，i=21,22,?…,63；
2）第i+43位輸入信號和第i位輸入信號異或后的值作為第i位輸出信號，i=0,1,?…,20；
43位D觸發器的輸出信號Q0…Q42在一個時鐘節拍內輸出43位的輸出信號Q0…Q42到相應的異或門輸入端，和輸入信號異或后得到64位的解擾碼信號。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于天津光電通信技術有限公司，未經天津光電通信技術有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310511366.0/1.html，轉載請聲明來源鉆瓜專利網。
- 上一篇：非預期的下行鏈路子幀的HARQ-ACK處置
- 下一篇：保健耳扣電療儀
