[發(fā)明專利]多柵極存儲器的控制柵極字線驅(qū)動器電路

有效

• 申請?zhí)枺?/td>: 201310505480.2
• 申請日: 2013-10-24
• 公開（公告）號: CN103794248B
• 公開（公告）日: 2019-10-18
• 發(fā)明（設(shè)計(jì)）人: G·穆勒;R·J·西茲代克
• 申請（專利權(quán)）人: 恩智浦美國有限公司
• 主分類號: G11C16/02
• 分類號: G11C16/02;G11C16/08
• 代理公司: 中國國際貿(mào)易促進(jìn)委員會專利商標(biāo)事務(wù)所 11038
• 代理人: 陳華成

本發(fā)明涉及多柵極存儲器的控制柵極字線驅(qū)動器電路。存儲器（101）具有多柵極存儲器單元陣列（103）和耦合于所述陣列的存儲器單元的分區(qū)的字線驅(qū)動器電路（115）。在至少一個操作模式中，所述字線驅(qū)動器電路可控制成在所述分區(qū)是非選擇的分區(qū)的讀取操作期間將耦合于所述控制柵極字線驅(qū)動器并且耦合于所述分區(qū)的相關(guān)控制柵極字線設(shè)置于浮置狀態(tài)。

技術(shù)領(lǐng)域

本公開總體涉及存儲器，更具體地說涉及多柵極存儲器的控制柵極字線驅(qū)動器電路。

背景技術(shù)

多柵極存儲器是其存儲器單元包括兩個獨(dú)立偏置的柵極（控制柵極和選擇柵極）的存儲器。在某些例子中，控制柵極和選擇柵極是存儲器單元的相同晶體管的一部分，例如在分離柵極存儲器單元中，但是在其它類型的多柵極存儲器中（例如，在2-T存儲器單元中），它們可以位于分離的晶體管中。控制柵極耦合于控制柵極字線，而選擇柵極耦合于選擇柵極字線。存儲器單元通過斷言（assert）控制柵極字線和選擇柵極字線來被訪問。

附圖說明

通過參考附圖，本發(fā)明可以被更好的理解，并且其多個目的、特征以及優(yōu)點(diǎn)對本領(lǐng)域技術(shù)人員來說是明顯的。

圖1是根據(jù)本發(fā)明的一個實(shí)施例的存儲器的一部分的電路圖。

圖2是根據(jù)本發(fā)明的一個實(shí)施例的控制柵極字線驅(qū)動器的電路圖。

圖3是示出了根據(jù)本發(fā)明的一個實(shí)施例的在存儲器的不同操作期間的控制柵極字線電壓狀態(tài)的表。

圖4是示出了根據(jù)本發(fā)明的一個實(shí)施例的在不同操作期間的控制柵極字線驅(qū)動器的各個節(jié)點(diǎn)的狀態(tài)的表。

圖5是根據(jù)本發(fā)明的一個實(shí)施例的控制柵極電壓電路的電路圖。

除非另有說明，不同附圖中使用的相同附圖標(biāo)記表示相同的元素。附圖不一定按比例繪制。

具體實(shí)施方式

下面給出了用于執(zhí)行本發(fā)明的模式的詳細(xì)描述。該描述旨在說明本發(fā)明而不應(yīng)該被認(rèn)為是限定本發(fā)明。

描述了一種多柵極存儲器，其中在陣列的所選行的讀取期間，未選擇的控制柵極字線是浮置的（即，處于高阻抗?fàn)顟B(tài)）。在某些例子中，控制柵極字線在低功率操作期間被設(shè)置于浮置狀態(tài)。例如，在低功率讀取期間，只有被讀取的單元的一個分區(qū)的控制柵極字線被帶到讀取電壓電平，在該電平下，其它控制柵極字線保持在浮置狀態(tài)。

對于一些存儲器，期望在低功率模式下讀取多柵極存儲器。在一些現(xiàn)有技術(shù)的存儲器中，存儲器的電路在低功率模式下被停用。當(dāng)單元將在低功率模式下被讀取的時候，電路被加電以執(zhí)行該讀取。利用該技術(shù)，電路可能需要花不期望的多的時間來從低功率模式下的停用狀態(tài)加電。

用于在低功率模式下讀取的另一種技術(shù)就是保持利用電容性節(jié)點(diǎn)讀取所需的模擬偏壓。該技術(shù)需要在存儲器中實(shí)現(xiàn)附加的電容性結(jié)構(gòu)，并且可能還需要更多的功率以在正常操作期間改變電容性節(jié)點(diǎn)的電壓。

另一種現(xiàn)有技術(shù)是在低功率模式期間將存儲器單元的控制柵極電壓降低到更低的電壓。然后對于所有單元，控制柵極電壓被升高以執(zhí)行讀取。這種實(shí)現(xiàn)方式的一個問題是控制柵極字線可能具有高電容。升高多個高電容字線的電壓可能要花比所期望的更長的時間，并且可能消耗附加功率。

圖1是根據(jù)本發(fā)明的一個實(shí)施例的多柵極存儲器101的部分的框圖。在所示出的實(shí)施例中，存儲器101包括具有單元139的多柵極存儲器單元的陣列103，如圖1中所示意性示出的。在一個實(shí)施例中，陣列103的存儲器單元是分離柵極存儲器單元，但是在其它實(shí)施例中可以是其它類型的存儲器單元。存儲器101可以是獨(dú)立器件或者可以在具有處理電路的集成電路中（例如在微控制器中）被實(shí)施。