[發明專利]隔離結構及其形成方法

有效

• 申請號: 201310505093.9
• 申請日: 2013-10-23
• 公開（公告）號: CN104576502B
• 公開（公告）日: 2018-08-10
• 發明（設計）人: 魏琰
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/762
• 分類號: H01L21/762;H01L29/06
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

1.一種隔離結構的形成方法，其特征在于，不采用應變記憶技術，所述形成方法包括：

提供半導體襯底，所述半導體襯底包括PMOS晶體管區和NMOS晶體管區，所述PMOS晶體管區和NMOS晶體管區相鄰；

在PMOS晶體管區和NMOS晶體管區之間的所述半導體襯底內形成溝槽；

在所述溝槽的底部及側壁形成襯氧化層，襯氧化層是由半導體襯底上的硅被氧化成二氧化硅而形成的，形成襯氧化層會使得半導體襯底表面產生壓縮應力；

在PMOS晶體管區的所述半導體襯底上形成掩模層，所述掩模層遮蓋位于PMOS晶體管區一側的溝槽側壁上的襯氧化層，以及部分寬度的溝槽底部上的襯氧化層；

以所述掩模層為掩模，對暴露的襯氧化層進行離子注入，使得襯氧化層靠近NMOS晶體管的部分的壓縮應力得到釋放，而襯氧化層靠近PMOS晶體管的部分的壓縮應力在離子注入過程中不發生變化；

去除所述掩模層后，在所述溝槽內填充滿絕緣層；

形成的最終結構中保留襯氧化層。

2.如權利要求1所述的隔離結構的形成方法，其特征在于，所述離子為氮離子、碳離子和硅離子的至少其中之一，所述離子濃度范圍包括5E13/cm²～1E15/cm²，所述離子注入的能量范圍包括3Kev～7Kev，所述離子注入的傾斜角度范圍包括0°～10°。

3.如權利要求1所述的隔離結構的形成方法，其特征在于，采用熱氧化法或者現場蒸汽法形成所述襯氧化層。

4.如權利要求1所述的隔離結構的形成方法，其特征在于，所述襯氧化層的材料包括二氧化硅，所述襯氧化層的厚度范圍包括5nm～20nm。

5.如權利要求1所述的隔離結構的形成方法，其特征在于，所述掩模層的材料包括光刻膠。

6.如權利要求1所述的隔離結構的形成方法，其特征在于，溝槽底部上的襯氧化層被遮蓋的寬度占全部溝槽底部上的襯氧化層寬度的二分之一。

7.一種隔離結構，不采用應變記憶技術，所述結構包括：半導體襯底，所述半導體襯底包括PMOS晶體管區和NMOS晶體管區，所述PMOS晶體管區和NMOS晶體管區相鄰；位于PMOS晶體管區和NMOS晶體管區之間的所述半導體襯底內的溝槽；位于所述溝槽側壁及底部的襯氧化層，襯氧化層是由半導體襯底上的硅被氧化成二氧化硅而形成的，形成襯氧化層會使得半導體襯底表面產生壓縮應力；填充滿所述溝槽的絕緣層；

其特征在于，位于NMOS晶體管區一側的溝槽側壁上及溝槽底部部分寬度上的襯氧化層內注入有離子，使得襯氧化層靠近NMOS晶體管的部分的壓縮應力得到釋放，而襯氧化層靠近PMOS晶體管的部分的壓縮應力在離子注入過程中不發生變化；

形成的最終結構中保留襯氧化層。

8.如權利要求7所述的隔離結構，其特征在于，所述離子為氮離子、碳離子和硅離子的至少其中之一，所述離子的濃度范圍包括5E13/cm²～1E15/cm²。

9.如權利要求7所述的隔離結構，其特征在于，所述襯氧化層的材料包括二氧化硅，所述襯氧化層的厚度范圍包括5nm～20nm。

10.如權利要求7所述的隔離結構，其特征在于，溝槽底部上的襯氧化層注入有離子的寬度占全部溝槽底部上襯氧化層寬度的二分之一。