[發明專利]柵極驅動電路、陣列基板和液晶顯示裝置

有效

• 申請號: 201310502829.7
• 申請日: 2013-10-23
• 公開（公告）號: CN103500563A
• 公開（公告）日: 2014-01-08
• 發明（設計）人: 劉榮鋮
• 申請（專利權）人: 合肥京東方光電科技有限公司;京東方科技集團股份有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

1.一種柵極驅動電路，其特征在于，包括：

第一電壓生成單元，用于在一行掃描時間中生成第一電壓，所述一行掃描時間依次由第一階段和第二階段組成；

第二電壓生成單元，用于在所述第一階段生成第二電壓；

開啟單元，用于在所述第一階段輸出所述第一電壓與第二電壓之和，在所述第二階段輸出所述第一電壓；

截止單元，用于在所述一行掃描時間結束時輸出截止電壓。

2.根據權利要求1所述的柵極驅動電路，其特征在于，

所述第一電壓生成單元包括n個柵極信號輸入端，n個柵極信號輸入端用于依次在一行掃描時間中輸出第一電壓，其中n為正整數；

所述第二電壓生成單元包括第一時鐘信號輸入端和第二時鐘信號輸入端，所述第一時鐘信號輸入端用于在奇數行掃描時間的第一階段輸出第二電壓，所述第二時鐘信號輸入端用于在偶數行掃描時間的第一階段輸出所述第二電壓；

所述開啟單元包括n個第一薄膜晶體管和n個電容，第一薄膜晶體管不能被所述第二電壓控制導通；

所述截止單元包括低電壓輸入端和n個第二薄膜晶體管，第二薄膜晶體管能夠被所述第二電壓控制導通；

所述柵極驅動電路還包括n行柵線；

每行柵極驅動電路包括一行柵線、一個柵極信號輸入端、一個電容、一個第一薄膜晶體管和一個第二薄膜晶體管；

在每行柵極驅動電路中，所述電容的第一端連接于所述柵極信號輸入端，奇數行中電容的第二端連接于所述第一時鐘信號輸入端，偶數行中電容的第二端連接于所述第二時鐘信號輸入端；

在每行柵極驅動電路中，所述第一薄膜晶體管的柵極和源極連接于柵極信號輸入端，第一薄膜晶體管的漏極連接于柵線；

在每行柵極驅動電路中，所述第二薄膜晶體管的源極連接于所述低電壓輸入端，第二薄膜晶體管的漏極連接于柵線，奇數行中第二薄膜晶體管的柵極連接于所述第二時鐘信號輸入端，偶數行中第二薄膜晶體管的柵極連接于所述第一時鐘信號輸入端。

3.根據權利要求2所述的柵極驅動電路，其特征在于，

在每一行掃描時間的第一階段輸出第一電壓與第二電壓之和至每一行柵線，所述每一行的掃描時間依次由所述第一階段和第二階段組成；

在所述每一行掃描時間的第二階段輸出所述第一電壓至每一行柵線；

在所述每一行掃描時間的第二階段結束時輸出截止電壓至每一行柵線。

4.根據權利要求3所述的柵極驅動電路，其特征在于，

在奇數行掃描時間的第一階段，柵極信號輸入端輸出第一電壓，第一時鐘信號輸入端輸出第二電壓，第二時鐘信號輸入端輸出0，第一薄膜晶體管導通，第二薄膜晶體管截止；

在奇數行掃描時間的第二階段，柵極信號輸入端輸出第一電壓，第一時鐘信號輸入端輸出0，第二時鐘信號輸入端輸出0，第一薄膜晶體管導通，第二薄膜晶體管截止；

在奇數行掃描時間的第二階段結束時，柵極信號輸入端輸出0，第一時鐘信號輸入端輸出0，第二時鐘信號輸入端輸出第二電壓，第一薄膜晶體管截止，第二薄膜晶體管導通；

在偶數行掃描時間的第一階段，柵極信號輸入端輸出第一電壓，第一時鐘信號輸入端輸出0，第二時鐘信號輸入端輸出第二電壓，第一薄膜晶體管導通，第二薄膜晶體管截止；

在偶數行掃描時間的第二階段，柵極信號輸入端輸出第一電壓，第一時鐘信號輸入端輸出0，第二時鐘信號輸入端輸出0，第一薄膜晶體管導通，第二薄膜晶體管截止；

在偶數行掃描時間的第二階段結束時，柵極信號輸入端輸出0，第一時鐘信號輸入端輸出第二電壓，第二時鐘信號輸入端輸出0，第一薄膜晶體管截止，第二薄膜晶體管導通。

5.根據權利要求1至4中任意一項所述的柵極驅動電路，其特征在于，

所述一行掃描時間中，所述第一階段大于所述第二階段。

6.一種陣列基板，其特征在于，包括如權利要求1至5中任意一項所述的柵極驅動電路。

7.一種液晶顯示裝置，其特征在于，包括如權利要求6所述的陣列基板。