[發明專利]電容陣列及其版圖設計方法

有效

• 申請號: 201310502617.9
• 申請日: 2013-10-23
• 公開（公告）號: CN103532554A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 王妍;王育新;胡剛毅;李婷;劉濤;陳光炳
• 申請（專利權）人: 中國電子科技集團公司第二十四研究所
• 主分類號: H03M1/12
• 分類號: H03M1/12;G06F17/50
• 代理公司: 北京一格知識產權代理事務所(普通合伙) 11316
• 代理人: 劉佳

1.一種電容陣列版圖設計方法，其中電容陣列包括第一類至第K類電容（K為大于或等于1的整數），每一電容包括若干單位電容，其特征在于：所述電容陣列版圖設計方法包括以下步驟：

確定單位電容布線方式：使得每一單位電容的上極板連線和下極板連線相互平行，且每一單位電容的下極板連線統一由同種金屬線相連，所述金屬線對稱分布在各單位電容的下極板的兩側，每一單位電容的上極板連線統一由同種金屬線相連且位于單位電容的中心；

確定電容陣列布局：所述電容陣列的列數和行數分別為M和N，且所述電容陣列包括內部電容陣列和外部虛擬電容陣列，所述外部虛擬電容陣列由若干虛擬電容組成且位于內部電容陣列的四周，所述內部電容陣列包括兩個完全對稱的單邊內部電容陣列，a、確定單邊內部電容陣列的列數的最大值Mh，Mh=M/2-M_dx，Mh取整數，其中M_dx表示外部虛擬電容陣列的列數，且M_dx≥1.5，b、確定單邊內部電容陣列中第一類至第K類電容在版圖布局中的列數，c、對電容陣列中的電容進行布局，其中第一類至第K類電容的列數之和不大于Mh，且每一列電容中至多包括兩種不同電路連接方式的電容；

電容陣列布線：使得每一單位電容的上下極板連線的并行長度一致；以及

對版圖進行寄生參數提取，驗證電容陣列版圖設計是否滿足匹配要求。

2.如權利要求1所述的電容陣列版圖設計方法，其特征在于：所述步驟“確定電容陣列布局”中，其中所述步驟“b、確定單邊內部電容陣列中第一類至第K類電容在版圖布局中的列數”：如果其中一類電容的單位電容具有不同的電路連接方式且該類電容由x1個單位電容組成，則該類電容在版圖布局中的最小列數等于x1/2。

3.如權利要求1或2所述的電容陣列版圖設計方法，其特征在于：所述步驟“確定電容陣列布局”中，確定Mh及每一類電容在版圖布局中的列數之后，單邊內部電容陣列中空白的地方使用虛擬電容補齊。

4.如權利要求1所述的電容陣列版圖設計方法，其特征在于：當一列電容中有兩種不同電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線中只有一條金屬線通過通孔連接到該單位電容的下極板。

5.如權利要求1所述的電容陣列版圖設計方法，其特征在于：當一列電容中只有一種電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線均通過通孔連接到下極板。

6.一種電容陣列，包括M列和N行電容，其特征在于：所述電容陣列包括內部電容陣列和外部虛擬電容陣列，所述外部虛擬電容陣列由若干虛擬電容組成且位于內部電容陣列的四周，所述內部電容陣列包括兩個完全對稱的單邊內部電容陣列且包括第一類至第K類電容（K為大于或等于1的整數），其中每一電容均由若干單位電容組成，每一單位電容的上極板連線和下極板連線相互平行，且每一單位電容的下極板連線統一由金屬線相連，所述金屬線對稱分布在各單位電容的下極板的兩側，每一單位電容的上極板連線統一由同種金屬線相連且位于單位電容的中心，且所述每一單位電容的上下極板連線的并行長度一致；所述單邊內部電容陣列中列數的最大值為Mh，Mh=M/2-M_dx，Mh取整數，其中M_dx表示外部虛擬電容的列數，且M_dx≥1.5；所述單邊內部電容陣列中第一類至第K類電容的列數之和不大于Mh且每一列電容中至多包括兩種不同電路連接方式的電容。

7.如權利要求6所述的電容陣列，其特征在于：如果其中一類電容的單位電容具有不同的電路連接方式且該類電容由x1個單位電容組成，則該類電容在版圖布局中的最小列數等于x1/2。

8.如權利要求6或7所述的電容陣列，其特征在于：所述單邊內部電容陣列中除去第一類至第K類電容之外空白的地方均為虛擬電容。

9.如權利要求6所述的電容陣列，其特征在于：當一列電容中有兩種不同電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線中只有一條金屬線通過通孔連接到該單位電容的下極板。

10.如權利要求6所述的電容陣列，其特征在于：當一列電容中只有一種電路連接方式的電容時，分布于單位電容的下極板的兩條金屬線均通過通孔連接到下極板。