[發明專利]一種串/并行數據控制電路

無效

• 申請號: 201310500253.0
• 申請日: 2013-10-23
• 公開（公告）號: CN103531167A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 曾宏博;元薇;徐建強;林昕
• 申請（專利權）人: 天利半導體(深圳)有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36;G09G3/20
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明提供一種串/并行數據控制電路，尤其是指一種適用于SRAM的串/并行數據控制電路。

背景技術

在液晶顯示屏驅動芯片中，芯片所能驅動的顯示屏大小，就決定了芯片中SRAM電路尺寸的大小，以及SOURCE電路中DAC電路的個數。通俗地說：就是顯示屏越大，芯片面積中SRAM電路所占的面積就越大，且SOURCE電路中DAC電路的個數就越多。傳統的做法是將SRAM電路的輸出數據直接與SOURCE電路中的DAC電路相連接，那樣的話SRAM電路與SOURCE電路中DAC電路之間的連線就會隨著顯示屏大小的變化而變化。

假設芯片所能驅動的顯示屏大小為M*N(RGB),那么該芯片中SRAM電路尺寸的大小也為M*N(RGB)，SOURCE電路中DAC電路的個數為N*3，設定顯示屏的顯示色彩為262K色，則SRAM電路中每個像素點的位數為18bit，所以SRAM電路與SOURCE電路中DAC電路之間的連線數就等于N*18。

當顯示屏為較小尺寸（162*132(RGB)）時，SRAM電路與SOURCE電路中DAC電路之間的連線數就等于N*18=132*18=2376；當顯示屏為較大尺寸（800*480(RGB)）時，SRAM電路與SOURCE電路中DAC電路之間的連線數就等于N*18=480*18=8640。

對小尺寸的顯示屏驅動芯片而言，兩千多根線可能不算什么，但是，對于大尺寸的顯示屏驅動芯片而言，八千多根線在版圖中就會占據較大部分的面積。然而，對芯片而言，面積是越小越好的。這個理論同樣適用于顯示屏驅動芯片。

發明內容

為解決上述技術問題，本發明的目的在于可有效地縮減顯示屏驅動芯片尺寸，且降低產品成本的一種串/并行數據控制電路，該種串/并行數據控制電路適用于SRAM的串/并行數據控制電路。

為實現上述目的，本發明之一種串/并行數據控制電路，包括由供電單元支持的數字電路、移位寄存數據轉換單元以及SOURCE電路，其中：該數字電路接受CPU控制信號、CPU接口信號和復位信號；該移位寄存數據轉換單元連接所述數字電路并包括移位寄存器電路和串/并數據轉換電路，以及該SOURCE電路通過DAC電路連接該移位寄存數據轉換單元并具有數據輸出端口。

在本實施例中優選，該移位寄存器電路的輸入信號來自于數字電路，并將其輸出信號輸出給相連通的該串/并數據轉換電路。

在本實施例中優選，該移位寄存器電路包含D觸發器電路和邏輯控制電路。

在本實施例中優選，該D觸發器電路是由傳輸門及基本邏輯單元組成帶復位功能的上升沿觸發的D觸發器電路。

在本實施例中優選，該邏輯控制電路產生控制總線，并對所述的D觸發器電路進行控制。

在本實施例中優選，該串/并數據轉換電路包括鎖存器電路和移位控制電路。

在本實施例中優選，該移位控制電路產生控制信號對所述鎖存器電路以及數據輸入信號進行控制。

在本實施例中優選，該串/并數據轉換電路包括LOGIC?CONTROL模塊及BUFFER模塊。

本發明與現有技術相比，其有益效果是：不但能有效地縮減顯示屏驅動芯片的尺寸，而且能降低產品成本。

附圖說明

圖1為本實施例之液晶顯示屏驅動芯片的結構示意圖。

圖2是圖1中移位寄存數據轉換單元的結構示意圖。

圖3是圖2中移位寄存器電路的原理示意圖。

圖4是圖2中串/并數據轉換電路的原理示意圖。

具體實施方式

為詳細說明本發明之技術內容、構造特征、所達成目的及功效，以下茲例舉實施例并配合附圖詳予說明。

請參閱圖1所示并結合參閱圖2所示，本發明提供一種串/并行數據控制電路，包括由供電單元10支持的數字電路20、移位寄存數據轉換單元30以及SOURCE電路40，其中：該數字電路20接受CPU控制信號、CPU接口信號和復位信號；該移位寄存數據轉換單元30連接所述數字電路20并包括移位寄存器電路31及串/并數據轉換電路32，以及該SOURCE電路40通過DAC電路連接該移位寄存數據轉換單元30并具有數據輸出端口，其中：該移位寄存器電路31與該SOURCE電路中DAC電路之間的連線數就會由N*18=480*18=8640變為18。