[發明專利]與FPGA結合的FLASH芯片及指令處理方法

有效

• 申請號: 201310495546.4
• 申請日: 2013-10-21
• 公開（公告）號: CN104572015B
• 公開（公告）日: 2018-08-03
• 發明（設計）人: 張新樓;潘榮華;張賽
• 申請（專利權）人: 北京兆易創新科技股份有限公司
• 主分類號: G06F9/30
• 分類號: G06F9/30;G06F21/44
• 代理公司: 北京潤澤恒知識產權代理有限公司 11319
• 代理人: 趙娟

1.一種與FPGA結合的FLASH芯片，其特征在于，包括：

現場可編程門陣列FPGA，第一存儲芯片Flash-1，以及，第二存儲芯片Flash-2；所述FPGA中設置有應答保護單調計數器RPMC及配置信息；所述第一存儲芯片Flash-1中存儲有所述RPMC的值，其中，

所述Flash-1和所述FPGA各自包括內部IO引腳，所述Flash-1的內部IO引腳與所述FPGA的內部IO引腳互連，所述FPGA與所述Flash-1之間通過互連的內部IO引腳對進行內部相互通信；

所述FPGA與所述Flash-2中相同的IO引腳相連，并且連接到所述FLASH芯片的同一外部共享引腳上；

外部指令通過所述FLASH芯片的外部共享引腳傳輸到所述Flash-2與所述FPGA中，所述Flash-2與所述FPGA分別判斷是否執行所述外部指令；

其中，所述外部指令包括RPMC驗證指令；若所述外部指令為所述Flash-2無法識別的RPMC驗證指令，則所述FPGA依據配置信息與所述RPMC的值生成第一RPMC驗證值，并判斷是否與所述RPMC驗證指令中的第二RPMC驗證值一致；若不一致，則所述FLASH芯片為非法芯片。

2.根據權利要求1所述的一種與FPGA結合的FLASH芯片，其特征在于，

當通過外部共享引腳接收到外部指令時，所述FPGA通過與所述Flash-1之間互連的內部IO引腳通知將所述RPMC的值加1。

3.根據權利要求1或2所述的一種與FPGA結合的FLASH芯片，其特征在于，所述外部指令包括RPMC更新指令；

當通過外部共享引腳接收到外部指令為所述Flash-2無法識別的RPMC更新指令，則所述FPGA通過與所述Flash-1之間互連的內部IO引腳通知依據RPMC更新指令對所述RPMC的值進行更新。

4.根據權利要求1或2所述的與FPGA結合的FLASH芯片，其特征在于，所述Flash-1及所述Flash-2為NOR型非易失性存儲器NOR-Flash、NAND型非易失性存儲器NAND-Flash，或者，電可擦只讀存儲器EEPROM。

5.根據權利要求1所述的與FPGA結合的FLASH芯片，其特征在于，所述FPGA中還存儲有糾錯碼ECC，和/或，壞塊管理BBM。

6.一種與FPGA結合的FLASH芯片外部指令處理的方法，其特征在于，所述FLASH芯片包括現場可編程門陣列FPGA，第一存儲芯片Flash-1，以及，第二存儲芯片Flash-2；所述FPGA中設置有應答保護單調計數器RPMC及配置信息；所述第一存儲芯片Flash-1中存儲有所述RPMC的值，所述的方法包括：

接收外部指令；

若所述外部指令為RPMC驗證指令，則獲取所述配置信息及RPMC的值；

依據所述配置信息與RPMC的值生成第一RPMC驗證值；

判斷所述第一RPMC驗證值與所述RPMC驗證指令中的第二RPMC驗證值是否一致；若不一致，則判定所述FLASH芯片為非法芯片。

7.根據權利要求6所述的方法，其特征在于，還包括：

當接收到所述外部指令時，所述RPMC的值加1。

8.根據權利要求6所述的方法，其特征在于，還包括：

若所述外部指令為RPMC更新指令，則依據所述RPMC更新指令對所述RPMC的值進行更新并存儲。

9.根據權利要求8所述的方法，其特征在于，還包括：

在預置的時間段接收到所述RPMC更新指令。

10.根據權利要求6-9任一權利要求所述的方法，其特征在于，還包括：

當接收到多個外部指令時，分別判斷是否執行所述多個外部指令。