[發明專利]一種芯片原型驗證報文隨機傳輸方法

有效

• 申請號: 201310494893.5
• 申請日: 2013-10-22
• 公開（公告）號: CN103514134B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 劉強
• 申請（專利權）人: 鄭州云海信息技術有限公司
• 主分類號: G06F13/38
• 分類號: G06F13/38;G06F13/40
• 代理公司: 濟南信達專利事務所有限公司37100
• 代理人: 姜明

技術領域

????本發明涉及計算機體系結構領域，具體涉及一種芯片原型驗證報文隨機傳輸方法。

技術背景

在基于Intel?QPI?協議的NC（node?controll）芯片，協議入口項數量較多，且考慮了多種特殊情況下的協議處理的情況。在實際的FPGA原型驗證的過程中，有些行為很難出現或需要在異常情況下才能出現，導致所需要的原型驗證時間長或是無法實現全驗證的情況出現。

考慮到協議處理的各種特殊情況，主要是為了應對處理報文間響應時間不同導致的各種沖突和異常情況。為了加快FPGA驗證的效率，考慮在CPU處理器和NC芯片之間加入報文隨機傳輸模塊，制造相應的場景，加速芯片的驗證速度。

發明內容

本發明要解決的技術問題是：提供一種通過添加報文隨機傳輸單元模塊實現加速芯片FPGA原型驗證的方法。

本發明所采用的技術方案為：一種芯片原型驗證報文隨機傳輸方法,?通過在CPU處理器和NC芯片之間添加報文隨機傳輸單元模塊，實現加速芯片FPGA原型驗證，其中所述報文隨機傳輸單元模塊，如圖3所示，分別與CPU處理單元和NC芯片相連，報文隨機處理單元分別處理來自CPU和NC芯片的傳輸報文。

所述的報文隨機傳輸單元模塊，應用于NC芯片的FPGA原型驗證平臺，以加速實現原型驗證的過程。

所述的報文隨機傳輸單元的實現是通過：報文傳輸控制單元模塊接收到來自CPU或NC芯片的傳輸報文，根據隨機數產生單元產生的隨機數據，控制報文的傳輸時間，達到報文隨機傳輸的目的；

所述的隨機數產生單元包括二選一復用器和數據鎖存器，其中：

如圖1所示，二選一復用器既作為延遲單元又作為選通單元使用。當選通信號為‘1’時，形成兩個相互獨立、自由振蕩的環形振蕩器。當選通信號為‘0’時，兩組反相器交叉相連形成雙穩態器件。自由振蕩時，兩個振蕩器之間存在著抖動和相位偏移。在振蕩的停止時刻，即振蕩環路斷開、兩組反相器交叉連接時，反相器的瞬時輸出電壓以及內部噪聲的絕對和相對值決定了電路最終穩定在哪個邏輯值上。有時即使反相器跨接在一起，電路也會振蕩很長一段時間才能穩定下來，形成亞穩態。綜上所述，隨機序列的來源用到了抖動和亞穩態兩種機制。

數據所存器，如圖2所示，各個振蕩器的輸出經過異或運算可以增加隨機性，為防止可能的亞穩態的傳播對后級電路造成影響，因此使用同步器隨機數產生器與后續電路采用的三級寄存器的同步結構隔離開來。

所述的報文隨機傳輸單元模塊，具備實現CPU和NC芯片各通道報文的緩存，隨機數定時，數據發送的功能。

所述的報文隨機傳輸單元模塊，為了節省片內存儲單元和處理邏輯，每種報文的存儲數量有限，當滯留在存儲單元的數量達到存儲上限時，該種報文不再取隨機數，變為透明狀態，報文可以直接通過。當存儲單元未滿時，繼續取隨機數，確定報文的發送時間。

報文隨機傳輸的方式，其報文的基本處理流程如圖4所示：

報文讀取。讀取來自CPU或?NC芯片的報文；

報文類型判斷，通道選擇。根據報文數據類型，進行報文數據通道的選擇；

存儲單元判斷。如果存儲單元未滿則寫入存儲單元，并開啟取隨機數，否則直接進行報文的轉發，防止通道阻塞；

取隨機數，計數處理和判斷。根據讀取到的隨機數單元的數據，作為該報文隨機發送的時間判斷條件，并即時開始進行該報文的時間計數判斷，當計數時間到時，將報文轉發，否則，繼續等待計數時間到。

本發明的有益效果為：

本發明通過利用隨機數產生單元的隨機數據，控制CPU與NC芯片邏輯報文的傳輸時間，達到報文隨機隨機輸出的效果，從而實現加快芯片FPGA原型驗證速度的目的。該發明全部利用數字邏輯實現，且在報文處理過程中，采用部分報文隨機延遲的方式，具有簡單易實現，占用資源少，靈活有效的特點。

附圖說明

圖1為本發明隨機數產生原理示意圖；

圖2為本發明隨機數數據所存器原理示意圖；

圖3為本發明報文隨機傳輸單元拓撲結構示意圖；

圖4為本發明報文隨機傳輸模塊傳輸流程圖。

具體實施方式

下面參照附圖，結合實施例對本發明詳細說明。

實施例1：

一種芯片原型驗證報文隨機傳輸方法,通過在CPU處理器和NC芯片之間添加報文隨機傳輸單元模塊，實現加速芯片FPGA原型驗證，其中所述報文隨機傳輸單元模塊分別與CPU處理單元和NC芯片相連，分別處理來自CPU和NC芯片的傳輸報文。