[發明專利]三相輸入UPS并機系統及旁路輸入接線檢測方法

有效

• 申請號: 201310493712.7
• 申請日: 2013-10-21
• 公開（公告）號: CN103760453A
• 公開（公告）日: 2014-04-30
• 發明（設計）人: 胡建明;胡高宏
• 申請（專利權）人: 廣東易事特電源股份有限公司
• 主分類號: G01R31/02
• 分類號: G01R31/02
• 代理公司: 東莞市華南專利商標事務所有限公司 44215
• 代理人: 雷利平

技術領域

本發明涉及三相輸入UPS并機系統及旁路輸入接線檢測方法，具體涉及對旁路輸入同相短接接線錯誤的檢測。

背景技術

在多臺UPS并機工作時，對各UPS的旁路輸入接線，要求各UPS的三相旁路輸入端同相分別短接，即各UPS的R相輸入端相互短接，各UPS的S相旁路輸入端相互短接，各UPS的T相旁路輸入端相互短接。如果旁路輸入同相短接接線錯誤，例如把第一臺UPS的R相旁路輸入端接到了第二臺UPS的S相旁路輸入端，就會在UPS轉旁路供電時造成電網短路，損壞UPS。

目前，對旁路輸入同相短接接線依賴于人工檢查，無法由系統自動判斷接線是否有誤。

發明內容

本發明的目的是自動判斷旁路輸入同相短接接線是否有誤，無需依賴人工檢查。

本發明給出三相輸入UPS并機系統，其特征是：

其中一臺UPS為主機，其中另一臺UPS為從機；

當主機的某相旁路輸入電壓經過某個相位時，主機發通知給從機；

至從機收到該通知止，倒回自從機的對應相旁路輸入電壓上次經過對應相位起，所經歷的時長記為C，根據C來判斷旁路輸入同相短接接線是否有誤。

本發明還給出三相輸入UPS并機旁路輸入接線檢測方法，并機的各臺UPS中，其中一臺UPS為主機，其中另一臺UPS為從機，本方法的特征是包括如下步驟：

當主機的某相旁路輸入電壓經過某個相位時，主機發通知給從機；

至從機收到該通知止，倒回自從機的對應相旁路輸入電壓上次經過對應相位起，所經歷的時長記為C，根據C來判斷旁路輸入同相短接接線是否有誤。

如果旁路輸入同相短接接線是正確的，各UPS的同相旁路輸入電壓之間就沒有相位差，那么主機和從機都自對應相旁路輸入電壓經過對應相位起算，至從機收到該通知止，所經歷的時長C在理論上就等于所述通知傳輸所需時間B；如果主機與從機之間的旁路同相短接接線有誤，主機和從機被接錯的同相旁路輸入電壓就會有120度的相位差，從機對應相旁路輸入電壓相位超前或滯后于主機120度——滯后于主機120度相當于超前于主機240度，那么從機所經歷的時長C在理論上就等于A+B或2A+B。籍此，本發明根據C就可以自動判斷旁路輸入同相短接接線是否有誤，無需依賴人工檢查。

附圖說明

圖1是三相輸入UPS并機系統連接結構圖。

圖2是旁路輸入同相短接接線正確時，主機和從機的旁路輸入電壓波形時序圖。

圖3是主機的R相旁路輸入端錯接到從機的T相旁路輸入端，主機的T相旁路輸入端錯接到從機的R相旁路輸入端的情況下，主機和從機的旁路輸入電壓波形時序圖。

圖4是主機的R相旁路輸入端錯接到從機的S相旁路輸入端，主機的S相旁路輸入端錯接到從機的T相旁路輸入端，主機的T相旁路輸入端錯接到從機的R相旁路輸入端的情況下，主機和從機的旁路輸入電壓波形時序圖。

具體實施方式

三相輸入UPS并機系統見圖1，設UPS1是主機，主機以外的UPS均為從機，各臺UPS之間通過并機通信總線BUS進行通信。各UPS的三相旁路輸入端同相分別短接，圖1所示為旁路輸入同相短接接線正確的情況，各UPS的R相旁路輸入端相互短接，各UPS的S相旁路輸入端相互短接，各UPS的T相旁路輸入端相互短接。

因為旁路輸入同相短接接線正確，所以各UPS的同相旁路輸入電壓之間沒有相位差，如圖2所示，從左到右三條波浪線分別表示R相旁路輸入電壓、S相旁路輸入電壓、T相旁路輸入電壓。本實施例中，以R相旁路輸入電壓作為基準電壓，兩相旁路輸入電壓的相位時間差記為A。當主機的R相旁路輸入電壓升壓過0點時，主機發通知給從機，經過時間B后從機收到該通知。

因為各UPS的同相旁路輸入電壓之間沒有相位差，當主機的R相旁路輸入電壓升壓過0點時，從機的R相旁路輸入電壓也升壓過0點，所以自從機的R相旁路輸入電壓升壓過0點起，至從機收到該通知止，所經歷的時長C在理論上等于B。又假設并機通信總線BUS傳輸速率足夠快，使得該通知傳送所需時間B＜兩相旁路輸入電壓的相位時間差A，則在旁路輸入同相短接接線正確的情況下，C應當小于A。

如果主機的R相旁路輸入端錯接到從機的T相旁路輸入端，主機的T相旁路輸入端錯接到從機的R相旁路輸入端，旁路輸入電壓波形就如圖3所示，從機R相旁路輸入電壓相位超前于主機120度，時長C在理論上等于A+B，因此在這種接線錯誤的情況下，C應當大于A。