[發明專利]一種靜態隨機存儲器

無效

• 申請號: 201310493442.X
• 申請日: 2013-10-18
• 公開（公告）號: CN103531229A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 何佳;鄭祺
• 申請（專利權）人: 上海工程技術大學
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 上海海頌知識產權代理事務所(普通合伙) 31258
• 代理人: 何葆芳

技術領域

本發明涉及一種靜態隨機存儲器，具體說，是涉及一種具有自偏壓的靜態隨機存儲器，屬于存儲器技術領域。

背景技術

靜態隨機存儲器（英文為Static?Random?Access?Memory，簡稱SRAM）作為一種標準的存儲器單元，廣泛應用于掌上電腦、無線通訊和數字娛樂設備等領域。隨著集成電路集成度和速度的提高，芯片的功耗越來越大，SRAM的漏電水平也在急速上升。如何設計低功耗的靜態隨機存儲器已經成為目前集成電路領域的一項重要課題。

通常SRAM的正常工作電壓應高于設計電壓的90%，但實際上當SRAM存儲單元不處于讀寫存儲狀態時，只需70%的設計電壓就可以正常保存數據，即SRAM存儲單元處于數據保存模式（data?retention?mode）狀態。在以往的設計中，只有當整個SRAM存儲陣列都處于非讀寫狀態時，系統才會進入數據保存模式，而實際上在芯片正常工作時，SRAM會被頻繁讀寫，數據保存模式被運用的機會很少，因此，在SRAM設計中如何有效利用數據保存模式的低電壓狀態來降低功耗很有必要。

發明內容

針對現有技術存在的上述不足，本發明的目的是提供一種具有自偏壓的靜態隨機存儲器，實現在芯片正常工作的同時，使未參與讀寫操作的存儲器單元處于相對比較低的電壓，以有效解決漏電流的技術問題。

為實現上述目的，本發明采用如下技術方案來實現：

一種靜態隨機存儲器，包括存儲器陣列及其電路，其特征在于：還包括數個自偏壓電路，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成。

作為一種優選方式，還包括電源線，所述電源線通過自偏壓電路與存儲器陣列相連。

作為一種優選方式，外部電源通過自偏壓電路連接到內部電源，該內部電源與存儲器陣列的各個單元相連。

本發明提供的靜態隨機存儲器的工作原理如下：

在實際工作中，當SRAM的存儲單元處于讀寫狀態時，其字線(WLx)處于高電位，通過反向器控制的P型晶體管(MPx)導通，此時內部電源（Virtual?VDD）的電壓等于外部電源（VDD）；對于不處于讀寫狀態的存儲單元，其字線處在低電位，通過反向器控制的P型晶體管關閉，而N型晶體管（MNx）導通；由于N型晶體管的工作特性和柵漏極相連的設計，漏極與源極的電位差大于閾值電壓，N型晶體管產生了ΔV的電壓降，這樣內部電源的電壓僅為VDD-ΔV，從而有效降低了漏電流。

與現有技術相比，本發明提供的靜態隨機存儲器，其自偏壓電路可在不影響讀寫操作模式電壓的條件下，能有效降低靜態工作狀態下的電壓；由于不需要特別調節電源電壓，因此，該存儲器便于集成，同時能有效降低存儲器陣列的漏電流，具有極強的實用價值，便于廣泛推廣應用。

附圖說明

圖1是實施例1所述的靜態隨機存儲器的結構示意圖；

圖2是實施例1所述的存儲器陣列的內部結構示意圖；

圖3是實施例1所述的靜態隨機存儲器（6T單元結構）的電路示意圖；

圖4是實施例1所述的靜態隨機存儲器在工作時的電壓波形示意圖；

圖5是實施例2所述的靜態隨機存儲器的結構示意圖；

圖6實施例3所述的靜態隨機存儲器的結構示意圖；

圖7是實施例3所述的靜態隨機存儲器（8T單元結構）的電路示意圖。

具體實施方式

下面結合附圖和具體實施例對本發明的技術方案做進一步詳細闡述。

實施例1

如圖1至圖3所示，本實施例提供的靜態隨機存儲器，包括存儲器陣列及其電路，以及數個自偏壓電路和電源線，每個自偏壓電路均由一個字線控制的P型晶體管和一個柵極與漏極相連的N型晶體管組成，所述電源線通過自偏壓電路與存儲器陣列相連，電源線通過自偏壓電路給存儲器陣列供電；外部電源(VDD)通過自偏壓電路連接到內部電源，該內部電源與存儲器陣列的各個單元相連，直接用于給存儲器單元供電；每條字線(WLx)單獨控制一個自偏壓電路。