[發明專利]半導體器件及其制造方法

有效

• 申請號: 201310492405.7
• 申請日: 2013-10-18
• 公開（公告）號: CN103779352B
• 公開（公告）日: 2018-04-10
• 發明（設計）人: 樸濟民
• 申請（專利權）人: 三星電子株式會社
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L21/8234
• 代理公司: 北京市柳沈律師事務所11105
• 代理人: 弋桂芬

技術領域

發明構思涉及半導體器件及其制造方法。

背景技術

由于半導體器件的小尺寸、多功能和/或低制造成本，半導體器件在電子工業中受到關注。然而，半導體器件已經與電子工業的發展高度結合。對于越來越高度集成的半導體器件，半導體器件的圖案的寬度和間隔已經越來越多地縮小。近來，半導體器件的精細圖案需要新的和/或更加昂貴的曝光技術，使得難以高度集成半導體器件。因此，對于新的集成技術正在進行各種研究。

發明內容

發明構思的示例實施方式可提供能夠抑制（例如，防止和/或最小化）漏電流的半導體器件。

發明構思的示例實施方式還提供制造更高度集成的半導體器件的方法，該半導體器件能夠抑制和/或解決掩模未對準問題。

在至少一個示例實施方式中，半導體器件可包括：在基板中或在基板上的多條字線，柵絕緣層位于字線與基板之間，多條字線在第一方向上延伸；多條位線，在基板上以橫過字線；以及位線節點接觸，連接所述多條位線中的每條和基板。每條位線可具有等于或基本等于相應的位線節點接觸的寬度的寬度。

在至少一個其他示例實施方式中，半導體器件可包括：在基板中或在基板上的至少兩個存儲節點接觸；在基板中或在基板上且在所述至少兩個存儲節點接觸之間的位線節點接觸；和在位線節點接觸上且在所述至少兩個存儲節點接觸之間的位線，位線節點接觸和位線通過間隔物與所述至少兩個存儲節點接觸的側壁間隔開。

在至少一個其他示例實施方式中，半導體器件可包括：在基板中或在基板上的至少兩個存儲節點接觸；在基板上且在所述至少兩個存儲節點接觸之間的位線節點接觸；和在位線節點接觸上且在所述至少兩個存儲節點接觸之間的位線，位線節點接觸和位線中的每個與所述至少兩個存儲節點接觸的側壁間隔開基本相同的距離。

在至少一個其他示例實施方式中，半導體器件可包括：在基板中或在基板上沿第一方向延伸的多條字線；橫過所述多條字線的多條位線；和多個位線節點接觸，所述多個位線節點接觸中的每個連接相應的位線和基板，所述多個位線節點接觸中的每個的寬度基本等于相應的位線的寬度。

根據至少一些示例實施方式，位線的側壁可以與位線節點接觸的側壁對準。

半導體器件還可包括：在所述多條位線之間并且連接到基板的存儲節點接觸。存儲節點接觸可以與所述多條位線絕緣。在存儲節點接觸的側壁與鄰近于該側壁的位線之間的距離可以等于或基本等于在存儲節點接觸的另一側壁與鄰近于該另一側壁的位線之間的距離。

在位線節點接觸與存儲節點接觸之間的距離可以等于或基本等于位線與存儲節點接觸之間的距離。

根據至少一些示例實施方式，半導體器件還可包括：在存儲節點接觸與基板之間的存儲節點墊。存儲節點墊的寬度可大于存儲節點接觸的寬度。存儲節點墊的側壁可以與存儲節點接觸的側壁對準。

半導體器件還可包括：在相鄰的存儲節點墊之間的分隔圖案。該分隔圖案可與位線豎直交疊。

半導體器件還可包括：在相應的位線節點接觸的一側處且在位線與基板之間的掩埋絕緣層。掩埋絕緣層的側壁可以與存儲節點接觸的側壁對準。

半導體器件還可包括：絕緣間隔物，在位線與相應的存儲節點接觸之間，以及在位線節點接觸與相應的存儲節點接觸之間。絕緣間隔物可包括空氣間隙。

半導體器件還可包括：電連接到存儲節點接觸的數據存儲元件。

至少一個其他示例實施方式提供了一種半導體器件的制造方法。根據至少該本示范實施方式，該方法可以包括：在基板中或在基板上形成沿第一方向延伸的多條字線；形成橫過所述多條字線的第一分隔圖案；形成掩埋絕緣層，該掩埋絕緣層填充第一分隔圖案之間的空間；圖案化掩埋絕緣層以形成位線節點孔；使掩埋絕緣層的上部凹進以暴露第一分隔圖案的上側壁；形成多個間隔物，該多個間隔物覆蓋第一分隔圖案的上側壁和位線節點孔的側壁；以及形成位線和位線節點接觸，該位線在掩埋絕緣層上的部分的第一分隔圖案之間，位線節點接觸在位線節點孔中。

根據至少一些示例實施方式，第一分隔圖案可以由導電材料形成。在此情況下，該方法還可包括：去除一部分的第一分隔圖案以形成具有插塞形狀的存儲節點接觸。

第一分隔圖案可以由絕緣材料形成。在此情況下，該方法還可包括：去除一部分的第一分隔圖案以形成存儲節點孔；以及在存儲節點孔中形成存儲節點接觸。

根據至少一些示例實施方式，該方法還可包括：去除第一分隔圖案；以及在其中第一分隔圖案被去除的區域的一部分中形成存儲節點接觸。