[發明專利]減小負偏壓溫度不穩定性的CMOS器件制作方法

有效

• 申請號: 201310492053.5
• 申請日: 2013-10-18
• 公開（公告）號: CN103531542A
• 公開（公告）日: 2014-01-22
• 發明（設計）人: 張冬明;劉巍
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8238
• 分類號: H01L21/8238
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

技術領域

本發明涉及半導體制造領域，更具體地說，本發明涉及一種減小負偏壓溫度不穩定性(NBTI：Negative?Bias?Temperature?Instability)的CMOS器件制作方法。

背景技術

隨著超大規模集成電路技術的迅速發展，MOSFET器件的尺寸在不斷減小。由于MOSFET晶體管尺寸的急劇減小，柵氧化層的厚度減小至2nm甚至更薄。在MOS器件按比例縮小尺寸的同時，工作電壓并未相應地等比例降低，這使得MOS器件的溝道電場和氧化層電場顯著增加，NBTI效應引起的退化日益顯著。NBTI，即負偏壓溫度不穩定性，通常指PMOS管在高溫、強場負柵壓作用下表現得器件性能退化。電性溫度在80-250度的范圍內，如圖1所示。NBTI退化表現為器件的關態電流（Ioff）增大，閾值電壓(Vth)負向漂移，跨導(Gm)和漏電流(Ids)減小等。此外，為了提高晶體管性能，減小柵氧化層的漏電流，在柵氧化層中引入N原子已經成為一種工藝標準，但是，N原子的引入在一定程度上加劇了器件NBTI退化。

在對NBTI退化機理的研究中，普遍認為是SiO2/Si界面發生的Si的懸掛鍵引起的。在NBTI應力過程中，氧化層固定電荷和由于表面空穴參與而產生的界面陷阱(Si3ΞSi·)是引起NBTI效應的主要原因。而在固定電荷和界面陷阱造成的NBTI效應中Si-H鍵都起了關鍵的作用。在NBTI應力條件下，空穴在電場的作用下可以使Si-H鍵分解，從而形成界面陷阱，如圖2A和圖2B所示，造成器件的退化。反應方程式如下：

界面陷拼Si₃≡SiH→Si₃≡Si·十H⁰

Si₃≡SiH十H⁺→Si₃→Si·十H₂

氧化層電荷O₃→SiH→O₃≡Si·十H⁰

O₃三SiH十H⁺→O₃≡Si·十H₂

但是，在CMOS器件柵氧化層中H作為固定電荷和界面陷阱中Si的主要成鍵物質，是最常見和不可避免的雜質，并在NBTI反應過程中起主要作用。在現在的CMOS工藝流程中，已經采取了相關措施來抑制NBTI效應。比如在SiO₂/Si界面處通過氘(D)的缺陷鈍化，在提高器件可靠性方面有很大優勢。因為根據動態同位素效應，打破與氘形成的Si-D鍵比與氫形成的Si-H鍵更困難一些。但是在工藝中實現這種鈍化中也存在著重要的問題。在已有的生產線上，通常是通過在通孔形成之后的氘氣退火來完成界面的氘化，但是在生產線中后段執行界面的氘化。另外一種方法是，通過減少器件制作工藝中H的引入來減少SiO₂/Si界面處的Si-H鍵數目也能顯著提高器件的NBTI性能。但是由于在器件的制作過程中，許多工藝中諸如膜淀積、刻蝕、離子注入和清洗等中存在氫，這些氫在熱預算的驅動下，會擴散到SiO₂/Si界面，與Si懸掛鍵結合形成Si-H鍵，從而加劇了NBTI效應

因此，如何提供一種能減小MOS器件制作過程中引入氫的工藝方法，從而減少SiO₂/Si界面處Si-H鍵的數目，進而可以提高NBTI性能，已經成為一個比較重要的問題。

發明內容

本發明所要解決的技術問題是針對現有技術中存在上述缺陷，提供一種能夠減小負偏壓溫度不穩定性的CMOS器件制作方法。

為了實現上述技術目的，根據本發明，提供了一種減小負偏壓溫度不穩定性的CMOS器件制作方法，其包括：

第一步驟，在襯底中進行阱注入形成P型阱以及N型阱；

第二步驟，在襯底表面制作柵極氧化層；

第三步驟，在柵極氧化層表面進行柵極層的淀積；

第四步驟，對柵極層進行光刻以形成在P型阱上形成PMOS柵極，在N型阱上形成NMOS柵極；

第五步驟，在PMOS柵極和NMOS柵極的側邊分別制作柵極側墻一；

第六步驟，進行輕摻雜注入在P型阱中形成PMOS輕摻雜源漏結構，并在N型阱中形成NMOS輕摻雜源漏結構；

第七步驟，在器件表面淀積氮化硅薄膜；

第八步驟，利用UV光對硅片進行照射；

第九步驟，在柵極側墻一側邊制作形成側墻二；