[發(fā)明專利]一種降低阱接出電阻的方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310492043.1
• 申請(qǐng)日: 2013-10-18
• 公開(kāi)（公告）號(hào): CN103531439B
• 公開(kāi)（公告）日: 2016-03-02
• 發(fā)明（設(shè)計(jì)）人: 俞柳江
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號(hào): H01L21/02
• 分類號(hào): H01L21/02;H01L21/8238
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 陸花

1.一種降低阱接出電阻的方法，其特征在于，所述方法包括：

執(zhí)行步驟S1：提供半導(dǎo)體基底，并在所述半導(dǎo)體基底上形成第一型離子 之MOS器件；

執(zhí)行步驟S2：在所述第一型離子之MOS器件內(nèi)進(jìn)行第二型離子阱注入， 當(dāng)所述第一型離子為N型離子，所述第二型離子為P型離子時(shí)，在所述第二 型離子阱注入過(guò)程中采用第III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離 子，所述第二型離子為N型離子時(shí)，在所述第二型離子阱注入過(guò)程中采用第 V族元素進(jìn)行注入；

執(zhí)行步驟S3：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域 進(jìn)行第一型離子低摻雜源漏注入工藝，當(dāng)所述第一型離子為N型離子，所述 第二型離子為P型離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第 V族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型 離子時(shí)，在所述第一型離子低摻雜源漏注入工藝中采用第III族元素進(jìn)行注入；

執(zhí)行步驟S4：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域 進(jìn)行第二型離子環(huán)狀注入工藝，當(dāng)所述第一型離子為N型離子，所述第二型 離子為P型時(shí)，在所述第二型離子環(huán)狀注入工藝中采用第III族元素進(jìn)行注入； 當(dāng)所述第一型離子為P型離子，所述第二型離子為N型離子時(shí)，在所述第二 型離子環(huán)狀注入工藝中采用第V族元素進(jìn)行注入；

執(zhí)行步驟S5：在所述第一型離子之MOS器件的第二型離子阱接出區(qū)域 進(jìn)行第二型離子源漏重?fù)诫s注入工藝，當(dāng)所述第一型離子為N型離子，所述 第二型離子為P型離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第 III族元素進(jìn)行注入；當(dāng)所述第一型離子為P型離子，所述第二型離子為N型 離子時(shí)，在所述第二型離子源漏重?fù)诫s注入工藝中采用第V族元素進(jìn)行注入；

執(zhí)行步驟S6：在所述第二型離子阱接出區(qū)域形成金屬硅化物，以進(jìn)行后 續(xù)金屬互連工藝。

2.如權(quán)利要求1所述的降低阱接出電阻的方法，其特征在于，所述第一 型離子之MOS器件進(jìn)一步包括形成在所述半導(dǎo)體基底上的源極、漏極、柵極， 設(shè)置在所述半導(dǎo)體基底內(nèi)，并用于電氣隔離的淺溝槽隔離結(jié)構(gòu)，以及設(shè)置在 所述半導(dǎo)體基底內(nèi)，并用于所述第一型離子之MOS器件的第二型離子阱接出 的第二型離子阱接出區(qū)域。

3.如權(quán)利要求2所述的降低阱接出電阻的方法，其特征在于，所述金屬 硅化物的深度h大于所述第一型離子低摻雜源漏注入的深度h₁。