[發(fā)明專利]一種隨機取樣過程中的觸發(fā)抖動實時校正電路及方法

有效

• 申請?zhí)枺?/td>: 201310491672.2
• 申請日: 2013-10-11
• 公開（公告）號: CN103580656A
• 公開（公告）日: 2014-02-12
• 發(fā)明（設計）人: 李強;李金山;冷朋
• 申請（專利權）人: 中國電子科技集團公司第四十一研究所
• 主分類號: H03K5/1252
• 分類號: H03K5/1252
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種隨機取樣過程中的觸發(fā)抖動實時校正電路，其特征在于，將觸發(fā)信號及采樣時鐘設置與可編輯邏輯單元中的觸發(fā)控制單元相連接，所述觸發(fā)控制單元產(chǎn)生四路時序信號后設置與可編輯邏輯單元中的精密內插單元相連接，觸發(fā)信號上升沿與其后第一個采樣時鐘上升沿之間的時間間隔t₁、一個采樣時鐘周期的時間間隔t₂、或者兩個采樣周期的時間間隔t₃到展寬電路及比較器，再設置與可編輯邏輯單元中的精密內插計數(shù)器相連接，產(chǎn)生計數(shù)值后輸入至數(shù)字信號處理器，用于計算精密內插時間間隔，其中，t₁為需要測量的精密內插時間間隔，t₂和t₃用于內插時間校準。

2.如權利要求1所述的觸發(fā)抖動實時校正電路，其特征在于，所述四路時序信號為RT1、RT2、RT3及RT4，其中，RT1與觸發(fā)信號上升沿同步，RT2與觸發(fā)信號之后的第一個采樣時鐘上升沿同步，RT3比RT2延遲1個采樣時鐘周期，RT4比RT2延遲兩個采樣時鐘周期。

3.如權利要求1所述的觸發(fā)抖動實時校正電路，其特征在于，所述比較器為高位數(shù)數(shù)模轉換器。

4.如權利要求3所述的觸發(fā)抖動實時校正電路，其特征在于，設置在觸發(fā)信號上升沿與其后第一個采樣時鐘上升沿之間的時間間隔t₁基礎上疊加一個采樣時鐘周期的時間間隔t₂，將t₁+t₂經(jīng)比較器整形后輸入到可編輯邏輯單元中的精密內插計數(shù)器中。

5.如權利要求4所述的觸發(fā)抖動實時校正電路，其特征在于，所述數(shù)字信號處理器計算精密內插時間間隔的方法包括以下步驟：步驟一：測定一個采樣時鐘周期的時間間隔t₂展寬后的時間：

K×t₂=N_t2×T；

步驟二：測定兩個采樣時鐘周期的時間間隔t₃展寬后的時間：

K×t₃＝N_t3×T；

步驟三：測量t₁+t₂展寬后的時間：K×(t₁+t₂)=N_t1+t2×T；其中，觸發(fā)信號上升沿與其后第一個采樣時鐘上升沿之間的時間間隔為t₁，一個采樣時鐘周期的時間間隔為t₂。

步驟四：精密內插時間間隔t₁為：t₁=(N_t1+t2-N_t2)×T／N_t3-N_t2。