[發(fā)明專利]嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器及寫(xiě)入冗余度改善方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310491611.6
• 申請(qǐng)日: 2013-10-18
• 公開(kāi)（公告）號(hào): CN103579243A
• 公開(kāi)（公告）日: 2014-02-12
• 發(fā)明（設(shè)計(jì)）人: 俞柳江
• 申請(qǐng)（專利權(quán)）人: 上海華力微電子有限公司
• 主分類(lèi)號(hào): H01L27/11
• 分類(lèi)號(hào): H01L27/11;H01L29/08;H01L21/8244
• 代理公司: 上海思微知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 陸花

1.一種嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器包括：

硅基襯底，并在所述硅基襯底內(nèi)間隔設(shè)置用于電氣隔離的淺溝槽隔離；

NMOS器件，設(shè)置在所述淺溝槽隔離之間，所述NMOS器件之柵極設(shè)置在所述硅基襯底上，所述NMOS器件之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)；

PMOS器件，設(shè)置在所述淺溝槽隔離之間，所述PMOS器件之柵極設(shè)置在所述硅基襯底上，所述PMOS器件之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)，且在所述PMOS器件之源極區(qū)和漏極區(qū)中設(shè)置嵌入式鍺硅；

上拉晶體管，所述上拉晶體管為PMOS半導(dǎo)體，并設(shè)置在所述淺溝槽隔離之間，所述上拉晶體管之柵極設(shè)置在所述硅基襯底上，所述上拉晶體管之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)。

2.如權(quán)利要求1所述的嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器，其特征在于，所述嵌入式鍺硅工藝應(yīng)用于45nm以下工藝。

3.一種如權(quán)利要求1所述的嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器的寫(xiě)入冗余度改善方法，其特征在于，所述方法包括：

執(zhí)行步驟S1：提供硅基襯底，并在所述硅基襯底內(nèi)間隔設(shè)置用于電氣隔離的淺溝槽隔離；

執(zhí)行步驟S2：在所述淺溝槽隔離之間設(shè)置NMOS器件，所述NMOS器件之柵極設(shè)置在所述硅基襯底上，所述NMOS器件之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)；

執(zhí)行步驟S3：在所述淺溝槽隔離之間設(shè)置PMOS器件，所述PMOS器件之柵極設(shè)置在所述硅基襯底上，所述PMOS器件之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)，且在所述PMOS器件之源極區(qū)和漏極區(qū)中設(shè)置嵌入式鍺硅；

執(zhí)行步驟S4：在所述淺溝槽隔離之間設(shè)置上拉晶體管，所述上拉晶體管為PMOS半導(dǎo)體，所述上拉晶體管之柵極設(shè)置在所述硅基襯底上，所述上拉晶體管之源極區(qū)、漏極區(qū)分別設(shè)置在所述柵極兩側(cè)之硅基襯底內(nèi)。

4.如權(quán)利要求4所述的嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器寫(xiě)入冗余度改善方法，其特征在于，對(duì)所述靜態(tài)隨機(jī)存儲(chǔ)器之PMOS器件的源極區(qū)、漏極區(qū)中設(shè)置內(nèi)嵌式鍺硅，增加所述PMOS器件溝道中的壓應(yīng)力，從而提高所述PMOS器件之空穴遷移率。

5.如權(quán)利要求4所述的嵌入式鍺硅工藝中靜態(tài)隨機(jī)存儲(chǔ)器寫(xiě)入冗余度改善方法，其特征在于，對(duì)所述上拉晶體管之源極區(qū)、漏極區(qū)內(nèi)不設(shè)置所述內(nèi)嵌式鍺硅，使得所述上拉晶體管在溝道方向上的壓應(yīng)力減小，降低所述上拉晶體管的載流子遷移率，增大了所述上拉晶體管的等效電阻，進(jìn)而提高了所述靜態(tài)隨機(jī)存儲(chǔ)器寫(xiě)入冗余度。