[發(fā)明專利]一種超寬帶雷達(dá)信號(hào)產(chǎn)生合成裝置

無效

• 申請?zhí)枺?/td>: 201310489677.1
• 申請日: 2013-10-18
• 公開（公告）號(hào): CN103777181A
• 公開（公告）日: 2014-05-07
• 發(fā)明（設(shè)計(jì)）人: 楊振;劉世劼;李培;陸文斌
• 申請（專利權(quán)）人: 上海航天測控通信研究所
• 主分類號(hào): G01S7/282
• 分類號(hào): G01S7/282;G01S7/35
• 代理公司: 上海漢聲知識(shí)產(chǎn)權(quán)代理有限公司 31236
• 代理人: 胡晶

技術(shù)領(lǐng)域

????本發(fā)明涉及超寬帶波形合成技術(shù)，特別是一種需要用于提供瞬時(shí)的超寬帶雷達(dá)信號(hào)產(chǎn)生合成裝置。

背景技術(shù)

雷達(dá)作為現(xiàn)代軍事領(lǐng)域一種不可或缺的設(shè)備,它的任務(wù)已不僅僅是完成對(duì)目標(biāo)位置、速度等信息的提取,而且要求對(duì)目標(biāo)進(jìn)行成像分析和識(shí)別,并且具有反干擾，反隱身和自身較強(qiáng)的生存能力。很顯然，這要求雷達(dá)發(fā)射的信號(hào)具有很大的帶寬。寬帶雷達(dá)信號(hào)在合成孔徑和逆合成孔徑雷達(dá)中也具有廣泛的應(yīng)用。

????目前國內(nèi)產(chǎn)生超寬帶雷達(dá)信號(hào)，多數(shù)選用窄帶合成寬帶的拼接方式，如選用頻率步進(jìn)脈沖串信號(hào)或者用正交調(diào)制合成寬帶。這種方式不能提供瞬時(shí)超大帶寬、拼接處也會(huì)存在相位不連續(xù)的問題。

發(fā)明內(nèi)容

????本發(fā)明提供了一種超寬帶雷達(dá)信號(hào)產(chǎn)生合成裝置，其包括：

　　總線控制通信模塊，接收控制指令產(chǎn)生波形控制信號(hào)；

　　超寬帶波形發(fā)生模塊，包括FPGA與DAC,其中所述FPGA根據(jù)接收到的所述波形控制信號(hào)與時(shí)鐘信號(hào)產(chǎn)生多路并行數(shù)字信號(hào)，所述DAC接收所述并行數(shù)字信號(hào)并進(jìn)行并串轉(zhuǎn)換合成高速DDS數(shù)據(jù)并進(jìn)行數(shù)模轉(zhuǎn)換后輸出雷達(dá)信號(hào)；

　　模擬校正信號(hào)產(chǎn)生模塊，接收所述超寬帶雷達(dá)信號(hào)并輸出一路和通道、兩路差通道的模擬校正信號(hào)。

較佳地，所述波形控制信號(hào)包括寬帶產(chǎn)生信號(hào)與窄帶產(chǎn)生信號(hào)，所述寬帶產(chǎn)生信號(hào)控制所述FPGA產(chǎn)生寬帶數(shù)字信號(hào)，所述窄帶產(chǎn)生信號(hào)控制所述FPGA產(chǎn)生窄帶數(shù)字信號(hào)。

較佳地，所述FPGA包括四個(gè)DDS模塊，每個(gè)DDS模塊分為四個(gè)DDS子模塊，所述DDS子模塊的數(shù)據(jù)由LVDS模塊并串轉(zhuǎn)換進(jìn)行合并形成并行數(shù)據(jù)流，所述并行數(shù)據(jù)流由LVDS總線傳輸?shù)礁咚貲AC并在DAC中合成高速DDS數(shù)據(jù)。

較佳地，所述FPGA輸出48對(duì)信號(hào)、1對(duì)檢測位、時(shí)鐘分頻設(shè)置2bit、相位調(diào)整字3bit至所述DAC,所述DAC輸出信號(hào)完整性反饋2bit與1對(duì)差分時(shí)鐘至所述FPGA。

較佳地，所述控制指令通過一綜合管理單元得到的。

較佳地，所述超寬帶波形發(fā)生模塊依次通過濾波、二倍頻、二次濾波、放大與二功分后與所述模擬校正信號(hào)產(chǎn)生模塊連接。

較佳地，所述模擬校正信號(hào)產(chǎn)生模塊包括開關(guān)、寬帶噪聲源、合成器、三功分器，所述開關(guān)與所述寬帶噪聲源分別與所述合成器連接，所述三功分器產(chǎn)生一和通道仿真信號(hào)、方位差通道仿真信號(hào)與俯仰差通道仿真信號(hào)。

較佳地，所述三功分器通過第一輸出端輸出信號(hào)通過隔離放大產(chǎn)生和通道仿真信號(hào)，所述三功分器通過第二輸出端輸出信號(hào)分別通過數(shù)控衰減與隔離放大產(chǎn)生方位差通道仿真信號(hào)，所述三功分器通過第三輸出端輸出信號(hào)分別通過數(shù)控衰減與隔離放大產(chǎn)生俯仰差差通道仿真信號(hào)。

較佳地，所述總線控制通信模塊包括CAN轉(zhuǎn)換芯片與單片機(jī)。

本發(fā)明提供的超寬帶波形產(chǎn)生合成裝置使用FPGA與高速DAC組合構(gòu)成高速DDS結(jié)構(gòu)，以數(shù)字的方式實(shí)現(xiàn)超寬帶信號(hào)的產(chǎn)生，可以使原來超寬帶信號(hào)發(fā)生器產(chǎn)生信號(hào)瞬時(shí)帶寬有限、相位不連續(xù)、電路結(jié)構(gòu)復(fù)雜等問題得以解決。本發(fā)明具有電路簡單、可靠性高、容易實(shí)現(xiàn)的特點(diǎn)，并具有一定的通用性，可廣泛應(yīng)用于類似的超寬帶雷達(dá)系統(tǒng)中。

當(dāng)然，實(shí)施本發(fā)明的任一產(chǎn)品并不一定需要同時(shí)達(dá)到以上所述的所有優(yōu)點(diǎn)。

附圖說明

????圖1為本發(fā)明實(shí)施例提供的超寬帶雷達(dá)信號(hào)產(chǎn)生合成裝置的結(jié)構(gòu)示意圖；

圖2為本發(fā)明實(shí)施例提供的FPGA與高速DAC連接示意圖。

具體實(shí)施例

本發(fā)明實(shí)施例提供了一種超寬帶雷達(dá)信號(hào)產(chǎn)生合成裝置，其包括：

總線控制通信模塊，接收控制指令產(chǎn)生波形控制信號(hào)；

超寬帶波形發(fā)生模塊，包括FPGA與DAC,其中所述FPGA根據(jù)接收到的所述波形控制信號(hào)與時(shí)鐘信號(hào)產(chǎn)生多路并行數(shù)字信號(hào)，所述DAC接收所述并行數(shù)字信號(hào)并進(jìn)行并串轉(zhuǎn)換合成高速DDS數(shù)據(jù)并進(jìn)行數(shù)模轉(zhuǎn)換后輸出雷達(dá)信號(hào)；

模擬校正信號(hào)產(chǎn)生模塊，接收所述超寬帶雷達(dá)信號(hào)并輸出一路和通道、兩路差通道的模擬校正信號(hào)。

其中所述波形控制信號(hào)包括寬帶產(chǎn)生信號(hào)與窄帶產(chǎn)生信號(hào)，所述寬帶產(chǎn)生信號(hào)控制所述FPGA產(chǎn)生寬帶數(shù)字信號(hào)，所述窄帶產(chǎn)生信號(hào)控制所述FPGA產(chǎn)生窄帶數(shù)字信號(hào)；所述控制指令通過一綜合管理單元得到的。其中的雷達(dá)信號(hào)為超寬帶雷達(dá)信號(hào)。