[發明專利]全襯底隔離FINFET晶體管

有效

• 申請號: 201310489429.7
• 申請日: 2013-10-12
• 公開（公告）號: CN103887172B
• 公開（公告）日: 2017-09-12
• 發明（設計）人: N·勞貝特;P·卡雷
• 申請（專利權）人: 意法半導體公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L29/78;H01L29/06
• 代理公司: 北京市金杜律師事務所11256
• 代理人: 王茂華

技術領域

本公開內容涉及集成電路晶體管的制作，并且具體涉及低泄漏三維FinFET(場效應晶體管)器件的制作。

背景技術

在數字電路中，晶體管是開關，該開關理想地：a)在它關斷時傳遞零電流；b)在它導通時供應大電流流動；并且c)在導通與關斷狀態之間瞬時地切換。遺憾的是，在構造于集成電路中時晶體管并非是理想的并且往往即使在它關斷時仍然泄漏電流。經過器件或者從器件泄漏的電流往往耗盡向器件供應功率的電池。多年來，通過縮減臨界尺度以增加切換速度來改進集成電路晶體管性能。然而隨著基于硅的晶體管的尺度繼續縮減，維持包括關斷狀態泄漏的各種電特性的控制變得越來越有挑戰性，而從縮減器件尺度獲得的性能益處已經變得不太顯著。因此一般有利的是通過包括改變材料和器件幾何形狀的備選手段減少晶體管中的漏電流。

集成電路通常并入FET，在這些FET中，電流響應于向柵極施加的電壓流過在源極與漏極之間的半傳導溝道。在圖1A中示出并且以下更具體描述傳統平面(2D)晶體管結構。為了提供對電流流動的更佳控制，已經開發有時稱為3D晶體管的FinFET晶體管，諸如圖1B中所示FinFET晶體管。FinFET是電子切換器件，在該電子切換器件中，傳統FET的平面半傳導溝道被替換為與襯底表面垂直向外延伸的半傳導鰭(fin)。在這樣的器件中，控制鰭中的電流流動的柵極在鰭的三側周圍卷包(wrap)以便從三個表面而不是一個表面影響電流流動。用FinFET設計實現的改進的控制產生更快的切換性能和減少的電流泄漏。

英特爾在2011年5月4日的通報中描述了這一類型的晶體管，將它冠以包括3D晶體管、3D三柵極晶體管或者FinFET的各種稱謂。(例如參見在因特網上位于http：／／news.cnet.com／8301-13924_3-20059431-64.html的、標題為″How Intel′s3D tech redefines the transistor"的文章；也參見：Kavalieros等人的美國公開NO.2009／0090976，公開于2009年4月9日；Rakshit等人的美國專利NO.8，120,073；Rios等人的美國專利NO.7,973，389；Hareland等人的美國專利NO.7,456,476；以及Chau等人的美國專利NO.7,427,794。)

在圖2中示出半傳導鰭陣列。通常，可以通過在鰭陣列之上保形地沉積公共柵極來形成多個晶體管的陣列。另外，可以通過在鰭陣列之上保形地沉積多個公共柵極來形成多柵極晶體管陣列。在源極與漏極區域之間有三個柵極的這樣的FinFET陣列稱為三柵極晶體管。

在開發FinFET之前，開發了應變硅晶體管以增加對半傳導溝道中的電荷載流子的遷移率控制。向晶體管材料中引入壓縮應變往往增加電荷遷移率，從而產生對向柵極施加的電壓的改變的更快切換響應?？梢岳缤ㄟ^用外延生長的硅化合物替換源極和漏極區域中或者溝道本身中的體硅來引入應變。術語外延指的是受控晶體生長工藝，在該工藝中從體晶體的表面生長新外延晶體層，而維持下面的體晶體管的相同晶體結構。

盡管有三維結構和應變硅材料提供的改進，晶體管仍然隨著器件尺度縮減到1-50納米的范圍內而繼續遭受某些類型的性能下降。這些性能下降具體包括在半傳導溝道與襯底之間的電荷泄漏。

發明內容

根據如本文描述的一個實施例，通過在作為鰭的溝道與襯底之間插入絕緣層而隔離溝道與襯底來防止FinFET器件中的溝道到襯底泄漏。絕緣層物理和電隔離鰭與襯底，因此防止在鰭與襯底之間的電流泄漏。理論上，在無泄漏時，器件為全通或者全斷。

如果鰭包含兩種不同材料，則可以容易去除底部材料而留下頂部材料，因此產生在硅表面上方懸置的半傳導鰭陣列。然后如果希望則可以用氧化物填充在剩余頂部鰭材料下面的所得間隙以更好地支撐鰭并且隔離鰭溝道陣列與襯底。

類似地，根據如本文描述的一個實施例，通過在源極／漏極區域與襯底之間插入絕緣層而隔離源極／漏極區域與襯底來防止FinFET器件中的源極／漏極到襯底泄漏。絕緣層物理和電隔離源極／漏極區域與襯底，因此防止在源極／漏極與襯底之間的電流泄漏。因此，所得FinFET器件在柵極區域和源極／漏極區域二者中為全襯底隔離。

附圖說明

在附圖中，相同標號標識相似元件。未必按比例繪制附圖中的元件的尺寸和相對位置。

圖1A是現有技術平面FET的圖解透視圖。

圖1B是現有技術FinFET的圖解透視圖。