[發明專利]包含濕蝕刻制程以移除氮化硅的半導體結構形成方法

有效

• 申請號: 201310486485.5
• 申請日: 2013-10-17
• 公開（公告）號: CN103779207B
• 公開（公告）日: 2017-06-09
• 發明（設計）人: B·賴默;S·拜爾;J·馮克盧格
• 申請（專利權）人: 格羅方德半導體公司
• 主分類號: H01L21/335
• 分類號: H01L21/335
• 代理公司: 北京戈程知識產權代理有限公司11314
• 代理人: 程偉,王錦陽

技術領域

本揭示內容大體有關于集成電路的領域，且更特別的是，有關于包含氮化硅的材料的選擇性蝕刻。

背景技術

集成電路通常包含許多電路組件，特別是，包括數個場效晶體管。在場效晶體管中，柵極電極可用柵極絕緣層與信道區分開，該柵極絕緣層提供柵極電極與信道區之間的電氣絕緣。形成鄰接信道區的源極區及漏極區。

信道區、源極區及漏極區可形成于半導體材料中，其中信道區的摻雜與源極區及漏極區的摻雜相反。因此，在源極區、信道區之間以及在信道區、漏極區之間有PN過渡(PN transition)。取決于施加于柵極電極的電壓，場效晶體管可在開啟狀態(此時源極區與漏極區之間有相對高電導率)與關閉狀態(此時源極區與漏極區之間有相對低電導率)之間切換。

圖1a的示意橫截面圖圖標在制造場效晶體管102的方法的第一階段的半導體結構100，其包含場效晶體管102。

半導體結構100包含基板101以及形成于基板101上的半導體層103。場效晶體管102更包括形成于半導體層103中的源極區104與漏極區105，以及用柵極絕緣層107與半導體層103分開的柵極電極108。半導體層103在源極區104與漏極區105之間以及在柵極108下面的部分形成場效晶體管102的信道區。

源極區104、漏極區105與柵極電極108可各自包含硅化物部分120、121及110。可提供與柵極電極108鄰接的二氧化硅側壁間隔體112及氮化硅側壁間隔體114。第一襯里層(liner layer)111可形成于二氧化硅側壁間隔體112、柵極電極108之間，以及第二襯里層113可形成于氮化硅側壁間隔體114、二氧化硅側壁間隔體112之間。第一襯里層111可包含氮化硅，以及第二襯里層113可包含二氧化硅。

圖1a的半導體結構100可用現有制程形成，特別是，可包括用于加入摻雜材料于半導體層103、源極區104及漏極區105的離子植入制程，使得源極區104及漏極區105的摻雜與信道區的摻雜相反。被二氧化硅側壁間隔體112及/或氮化硅側壁間隔體114吸收的離子可用來提供源極區104及漏極區105的所欲摻雜物分布。

源極區104、漏極區105與柵極電極108之中的硅化物部分120、121、110可各自改善源極區104、漏極區105與柵極電極108的導電率。硅化物部分120、121、110的形成可通過在半導體結構100上面沉積金屬層以及引發金屬與層103與柵極電極108中的半導體材料的化學反應，例如，用熱活化法。

在源極區104、漏極區105及硅化物部分120、121、110形成后，可執行選擇性地移除氮化硅側壁間隔體114的一部分的反應性離子蝕刻(RIE)制程，如圖1a以箭頭122示意圖標者。

反應性離子蝕刻為干蝕刻制程，其中用在反應氣體中產生的輝光放電(electric glow discharge)提供離子及自由基。在半導體結構100的表面上，可發生半導體結構100的材料與離子及/或自由基的化學反應。另外，半導體結構100的表面可用高能離子轟擊，這可造成該表面的濺射(sputtering)。由于該等化學反應以及該濺射，可移除半導體結構100的表面的材料。

可通過適當地選擇反應氣體、以及調整參數（例如反應氣體的壓力以及放電的功率）來選擇反應性離子蝕刻制程122。為了選擇性地移除氮化硅側壁間隔體114，反應性離子蝕刻制程122可經調適而以大于半導體結構100的其它材料的蝕刻速率移除氮化硅側壁間隔體114的氮化硅。因此，在反應性離子蝕刻制程122中，可減少氮化硅側壁間隔體114的尺寸，如圖1b所示。

圖1b的示意橫截面圖圖標在制程的后面階段的半導體結構100。

在反應性離子蝕刻制程122后，在半導體結構100上面可形成應力介電層(stressed dielectric layer)116。應力介電層116可包含氮化硅以及可具有拉伸應力。可包含二氧化硅的蝕刻終止襯里115可形成于應力介電層116下面。

有拉伸應力的應力介電層116可改善電子在場效晶體管102的信道區中的移動率(mobility)，如果場效晶體管102為N型信道晶體管，這特別有利。用包括微影及蝕刻的制程可移除半導體結構100的P型信道晶體管的應力介電層116，以及在P型信道晶體管上面，可形成有壓縮應力的應力介電層(未圖標)用以改善電洞在P型信道晶體管的信道區中的移動率。