[發明專利]線路基板、半導體封裝結構及線路基板制作工藝

有效

• 申請號: 201310484756.3
• 申請日: 2013-10-16
• 公開（公告）號: CN103545286A
• 公開（公告）日: 2014-01-29
• 發明（設計）人: 宮振越
• 申請（專利權）人: 威盛電子股份有限公司
• 主分類號: H01L23/498
• 分類號: H01L23/498;H01L21/48;H05K1/02
• 代理公司: 北京市柳沈律師事務所 11105
• 代理人: 陳小雯

技術領域

本發明涉及應用于半導體封裝領域的線路基板、半導體封裝結構及線路基板制作工藝。?

背景技術

在半導體封裝技術領域中，芯片載體（chip?carrier）是一種用以將集成電路芯片（IC?chip）連接至下一層級的電子元件，例如主機板或模塊板等。具有高布線密度的線路基板（circuit?board）經常作為高接點數的芯片載體。線路基板主要由多個圖案化導體層（patterned?conductive?layer）及多個介電層（dielectric?layer）交替疊合而成，而兩圖案化導體層之間可通過導體孔（conductive?via）來彼此電連接。?

倒裝接合（flip-chip?bonding）是一種應用于高接點數（high?pin?count）的芯片封裝技術，其通常采用線路基板作為芯片載體，并通過多個以面陣列方式排列的導電凸塊（conductive?bump），以將芯片電連接至線路基板的多個接墊。為了減少接墊之間的間距來提高接墊的密度，一種現有的作法是利用線路基板上的防焊層的大型開口來完全暴露出線路基板上的芯片接合區，并通過線路基板上的走線（trace）位在芯片接合區內的一接合區段（bonding?segment）來焊接至對應的導體凸塊。?

承上所述，當兩個相鄰的接合區段之間存在另一條走線的一過渡區段（transitional?segment）時，為了減少這兩相鄰的接合區段之間的距離，需窄化上述的過渡區段。然而，為了確保過渡區段能提供電性傳輸的功能，過渡區段的窄化有其限制，這將不利于相鄰二接合區段的間距的減少。此外，接合區段的接合面積取決于走線的寬度及厚度。為了確保接合區段具有足夠的接合面積，走線的窄化也有其限制，這也不利于相鄰二接合區段的間距的減少。?

發明內容

本發明的目的在于提供一種線路基板，應用于半導體封裝技術。?

本發明的再一目的在于提供一種半導體封裝結構，以應用于封裝半導體集成電路芯片。?

本發明的又一目的在于提供一種線路基板制作工藝，用以制作出應用于半導體封裝領域的線路基板。?

為達上述目的，本發明的一種線路基板，其包括一線路疊構、一圖案化導體層、一介電層及多個增厚導體層。線路疊構具有一表面。圖案化導體層配置在表面上并具有多個走線。各走線具有一接合區段。介電層配置在表面上且覆蓋圖案化導體層。介電層具有多個接合開口，各接合開口暴露出對應的接合區段。各增厚導體層配置在對應的接合區段上。?

本發明的一種半導體封裝結構，包括一線路基板及一芯片。線路基板包括一線路疊構、一圖案化導體層、一介電層及多個增厚導體層。線路疊構具有一表面。圖案化導體層配置在表面上并具有多個走線。各走線具有一接合區段。介電層配置在表面上且覆蓋圖案化導體層。介電層具有多個接合開口，各接合開口暴露出對應的接合區段。各增厚導體層配置在對應的接合區段上。芯片連接這些增厚導體層。?

本發明的一種線路基板制作工藝，包括下列步驟。提供一線路疊構及一圖案化導體層，其中線路疊構具有一表面，圖案化導體層配置在表面上且具有多個走線，且各走線具有一接合區段及一電鍍區段。形成一介電層覆蓋表面及圖案化導體層，其中介電層具有多個接合開口及多個電鍍開口，各接合開口暴露出對應的接合區段，且各電鍍開口暴露出對應的電鍍區段。形成一電鍍籽晶層覆蓋表面、這些接合區段、這些電鍍區段及介電層。形成一掩模覆蓋電鍍籽晶層，其中掩模具有多個掩模開口，且各掩模開口暴露出電鍍籽晶層在對應的接合區段上的一部分。以掩模為蝕刻掩模蝕刻電鍍籽晶層，以移除電鍍籽晶層在這些接合區段上的這些部分而暴露出這些接合區段。在蝕刻電鍍籽晶層以后，以掩模為電鍍掩模并經由電鍍籽晶層及這些走線，在各接合區段上電鍍一增厚導體層。在電鍍這些增厚導體層以后，移除掩模及電鍍籽晶層。?

基于上述，本發明通過在接合區段上形成增厚導體層，以增加接合區段的寬度及高度，因而增加接合面積。另外，在本發明的線路基板制作工藝中，?利用介電層的電鍍開口暴露出走線的電鍍區段，以由此作為電流路徑在走線的接合區段上電鍍增厚導體層。?

為讓本發明的上述特征和優點能更明顯易懂，下文特舉實施例，并配合所附附圖作詳細說明如下。?

附圖說明

圖1為本發明的一實施例的一種線路基板的俯視圖；?

圖2為圖1的線路基板的X部位的放大圖；?

圖3A為圖2的局部的線路基板沿線3A-3A的剖視圖；?

圖3B為圖2的局部的線路基板沿線3B-3B的剖視圖；?