[發(fā)明專利]一種用于時鐘樹的反相器電路

有效

• 申請?zhí)枺?/td>: 201310483269.5
• 申請日: 2013-10-15
• 公開（公告）號: CN103532542A
• 公開（公告）日: 2014-01-22
• 發(fā)明（設(shè)計）人: 金威;劉毅超;黃海超;張桂迪;何衛(wèi)鋒;楊立吾;毛志剛
• 申請（專利權(quán)）人: 上海交通大學
• 主分類號: H03K19/094
• 分類號: H03K19/094
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務(wù)所(普通合伙) 31237
• 代理人: 鄭瑋

技術(shù)領(lǐng)域

本發(fā)明涉及一種反相器電路，特別是涉及一種用于CMOS（Complementary?Metal?Oxide?Semiconductor，互補金屬氧化物半導(dǎo)體）數(shù)字集成電路時鐘樹中的反相器電路。

背景技術(shù)

反相器是CMOS數(shù)字集成電路中的重要基本單元，也是其他基本單元例如緩沖器（Buffer）的組成部分。用于時鐘樹中的反相器具有一定的特點，即上升沿時和下降延時需要保持平衡，這樣的時鐘反相器單元可以稱為CLKINV單元。

標準單元庫中的CLKINV單元在設(shè)計時一般只考慮到標準電源電壓（VDD）下的行為，而在低電壓（如1.0V）下的行為則沒有考慮到。因此，這種CLKINV單元電路在低電壓（如1.0V）下工作時就會失效。

發(fā)明內(nèi)容

為克服上述現(xiàn)有技術(shù)存在的不足，本發(fā)明之目的在于提供一種用于時鐘樹的反相器電路，其可以在最低1.0V工作電壓下也能保持延時平衡。

為達上述及其它目的，本發(fā)明提出一種用于時鐘樹的反相器電路，該反相器電路包括一對串聯(lián)的PMOS管與NMOS管，該PMOS管與該NMOS管的柵極相連，漏極相連，該反相器電路的輸入接在該PMOS管與該NMOS管的柵極，輸出接在該PMOS管與該NMOS管的漏極，該PMOS管的源極接電源，該NMOS管的源極接地。

進一步地，該反相器電路基于SMIC0.18微米工藝設(shè)計。

進一步地，該PMOS管的長度為180nm～200nm，該PMOS管的寬度為505nm～620nm。

進一步地，該NMOS管的長度為180nm～200nm，該NMOS管的寬度為220nm～265nm。

進一步地，該反相器電路的工作電壓范圍為1.0V～1.8V。

進一步地，該反相器電路的工作溫度范圍為-40℃～80℃，滿足所有的工藝角要求。

與現(xiàn)有技術(shù)相比，本發(fā)明一種用于時鐘樹的反相器電路，通過將一個PMOS管和一個NMOS管串聯(lián)組成CLKINV單元，并通過對其尺寸進行改進，能夠在工作電壓為1.0V～1.8V時保持上升延時和下降延時平衡，實現(xiàn)了在低電壓（如1.0V）也能保持延時平衡的目的，同時本發(fā)明還能夠在工作溫度范圍為-40℃～80℃時保持上升延時和下降延時平衡，本發(fā)明的電路尺寸小，工作電壓低，面積和功耗小。

附圖說明

圖1為閾值電壓U_TH與溝道長度L和溝道寬度W的關(guān)系示意圖；

圖2為本發(fā)明一種用于時鐘樹的反相器電路的電路示意圖。

具體實施方式

以下通過特定的具體實例并結(jié)合附圖說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實例加以施行或應(yīng)用，本說明書中的各項細節(jié)亦可基于不同觀點與應(yīng)用，在不背離本發(fā)明的精神下進行各種修飾與變更。

在介紹本發(fā)明之前，先說明下本發(fā)明的理論基礎(chǔ)：MOS管的跨導(dǎo)g_m在忽略溝道調(diào)寬影響時為平方律方程，即